主权项 |
1.一种在积体电路制程中抑制闸板中硼扩散之制程,其至少包含:提供一个矽基板;藉着LOCOS制程形成场氧化区域;在上述的矽基板上沉积一层异形矽;在上述的异形矽层植入氩离子;在上述的的异形矽植入层中植入硼离子;在上述的异形矽层图案化及蚀刻以形成闸极板;在上述的闸极板形成一二氧化矽之保护层;回火矽体;以及以离子植入方式在上述的闸极板对边形成源极及汲极区以形成场效电晶体。2.如申请专利范围第1项所述之制程,其闸极氧化层是藉着在乾氧中,以温度为800-850℃,时间为5-30分钟加热矽基板所形成的。3.如申请专利范围第1项所述之制程,其中沉积异形矽进一步包括:使用LPCVD沉积甲烷气体,沉积压力约为180-230mtorr,沉积温度约为560℃,沉积速度大约是50埃/分钟。4.如申请专利范围第1项所述之制程,其中上述的异形矽层以氩离子植入至500-900埃之深度。5.如申请专利范围第1项所述之制程,其中之氩离子之植入能量大约为50-80keV。6.如申请专利范围第1项所述之制程,其中之氩离子之植入剂量介于11015-11016/cm2。7.如申请专利范围第1项所述之制程,其中额外氧化层之成长温度介于800-850℃,时间为20-30分钟,形成之厚度介于85-90埃。8.如申请专利范围第1项所述之制程,其中氩离子剂量大约在51015/cm2时元件之次起始振翼(subthreshold swing)有改善。9.如申请专利范围第1项所述之制程,其中氩离子剂量大约在51015/cm2时元件之热载子免疫性(Hot carrier immu-mity)可以改善。10.一种在积体电路制程中抑制闸板中硼扩散之制程,其至少包含:提供一矽基板;藉着LOCOS制程形成场氧化区域;在上述的矽基板上沉积一层复晶矽;在上述的复晶矽层植入氩离子;在上述的复晶矽植入层植入硼离子;在上述的复晶矽层图案化及蚀刻以形成闸极板;在上述的闸极板形成一二氧化矽之保护层;回火矽基板;以及以离子植入方式在上述的闸极板对边形成源极及汲极区以形成场效电晶体。11.如申请专利范围第10项所述之制程,其中闸极氧化层是藉着在乾氧中以温度为800-850℃,时间为5-30分钟加热矽基板所完成的。12.如申请专利范围第1项所述之制程,其中沉积复晶矽进一步包括:使用LPCVD沉积甲烷气体,沉积压力约为180-230mtorr,沉积温度约为620℃,沉积速度大约是100埃/分钟。13.如申请专利范围第10项所述之制程,其中上述的复晶矽层以氩离子植入至500-900埃之深度。14.如申请专利范围第10项所述之制程,其中氩离子之植入能量大约为50-80keV。15.如申请专利范围第10项所述之制程,其中氩离子之植入剂量介于11015-11016/cm2。16.如申请专利范围第10项所述之制程,其中额外氧化层之成长温度是介于800-850℃,时间介于20-30分钟,所形成的厚度介于85-90埃。17.如申请专利范围第10项所述之制程,其中氩离子剂量在约为51015/cm2时元件之次起始振翼(subthreshold swing)有改善。18.如申请专利范围第10项所述之制程,其中氩离子之剂量在约为51015/cm2时元件之热载子免疫性(Hot carrierim-mumity)可以改善。图式简单说明:第一图是本发明之制程流程图。第二图是本发明制程完成后之结构图。 |