| 主权项 |
1.一种具有静电放电保护功能之封环结构,适用于一第一型导电性之半导体基板上,上述封环结构包括:一第一型导电性之杂质扩散区和一第二型导电性之杂质扩散区,位于上述半导体基板表面;一第一金属层,与上述第二型导电性之杂质扩散区电性连接,并接受一第一电源偏压;一第二金属层,与上述第一型导电性之杂质扩散区电性连接,并接受一第二电源偏压;以及一介电层位于上述第一金属层和第二金属层之间。2.如申请专利范围第1项所述之封环结构更包括位于上述半导体基板中之一第二型导电性井区。3.如申请专利范围第2项所述之封环结构,其中,上述第二型井区之范围完全涵盖上述第一金属层与上述第二型杂质扩散区之电性连接部位。4.如申请专利范围第1项所述之封环结构更包括位于上述半导体基板中之一第一型导电性井区。5.如申请专利范围第4项所述之封环结构,其中,上述第一型井区之范围完全涵盖上述第二金属层与上述第一型杂质扩散区之电性连接部位。6.如申请专利范围第1项所述之封环结构,其中,上述第一型导电性为p型导电性,上述第二型导电性为n型导电性。7.如申请专利范围第1项所述之封环结构,其中,上述第一型导电性为n型导电性,上述第二型导电性为p型导电性。8.如申请专利范围第1项所述之封环结构系具有一二极体电路于上述第一电源与上述第二电源之间。9.一种具有静电放电保护功能之封环结构,适用于一第一型导电性之半导体基板上,上述封环结构包括:一氧化层形成于上述基板之上;一导电层形成于上述氧化层之上,而与上述氧化层形成一堆叠结构;两个第二导电型之杂质扩散区,位于上述基板之上,并位于上述堆叠结构之两侧;一第一金属层,与上述第二导电型杂质扩散区两者之一电性连接,并接受一第一电源偏压;一第二金属层,与上述第二导电型杂质扩散区另外之一电性连接,并接受一第二电源偏压;以及一介电层位于上述第一金属层和第二金属层之间。10.如申请专利范围第9项所述之封环结构,其中,上述第二金属层更与上述导电层电性连接。11.如申请专利范围第9项所述之封环结构更包括位于上述半导体基板中之第二型导电性井区。12.如申请专利范围第11项所述之封环结构,其中,上述井区之范围完全涵盖上述第一和第二金属层分别与上述第一和第二导电型杂质扩散区之电性连接部位。13.如申请专利范围第9项所述之封环结构,其中,该第一型导电性为p型导电性,该第二型导电性为n型导电性。14.如申请专利范围第9项所述之封环结构,其中,该第一型导电性为n型导电性,该第二型导电性为P型导电性。15.如申请专利范围第9项所述之封环结构系具有一场效电晶体于上述第一电源与上述第二电源之间。16.一种具有静电放电保护功能之封环结构,适用于一第一型导电性之半导体基板上,上述封环结构包括:一第二型导电性井区位于上述基板上;一第一型导电性之杂质扩散区位于上述井区中;一第二型导电性之杂质扩散区位于上述基板上;一第一金属层,与上述井区中第一导电型杂质扩散区电性连接,并接受一第一电源偏压;一第二金属层,与上述第二导电型杂质扩散区电性连接,并接受一第二电源偏压;以及一介电层形成于上述第一金属层和第二金属层之间。17.如申请专利范围第16项所述之封环结构,其中,上述井区中更包括,一第二型导电性之偏压扩散区,其经由上述第一金属层与上述第一导电型杂质扩散区电性连接;而上述基板上更包括,一第一型导电性之偏压扩散区,其经由上述第二金属层与上述第二型导电性杂质扩散区电性连接。18.如申请专利范围第16项所述之封环结构,其中,该第一型导电性为P型导电性,该第二型导电性为n型导电性。19.如申请专利范围第16项所述之封环结构,其中,该第一型导电性为n型导电性,该第二型导电性为P型导电性。20.如申请专利范围第16项所述之封环结构系具有一矽控整流器电路于该第一电源与该第二电源之间。图式简单说明:第一图为一习知静电放电保护电路结构剖面示意图;第二图为第一图之等效电路图;第三图为一习知封环结构之剖面示意图;第四图为依照本发明之具有静电放电保护功能之封环结构示意图;第五图为本发明一实施例之剖面示意图;第六图为本发明另一实施例之剖面示意图;第七图为本发明又一实施例之剖面示意图;第八图为本发明再一实施例之剖面示意图;第九图为本发明另一实施例之剖面示意图;第十图为本发明又一实施例之剖面示意图;以及第十一图为本发明再一实施例之剖面示意图。 |
