| 主权项 |
1.一种半导体记忆元件,包括:至少两个记忆胞组,分别具有复数个位元线对;复数个感测放大器组,安排在该些记忆胞组之间,其中每一感测放大器组具有两个位元线预充电电晶体、一等化器电晶体、及两个位元线隔离电晶体;以及一单元预充电隔离区,具有a)一宽度,于其中放置两个位元线对,其中该些电晶体系制造在该单元预充电隔离区中,b)两个主动区,安排在该单元预充电隔离区中,其中该预充电电晶体及该等化器电晶体为放置在该主动区之其余部位,以及c)五个主动区至位元线接触窗,成Z字形安排在该主动区,其中该些电晶体的三个闸极系以''h-1-1''形状配置在对应之该主动区。2.如申请专利范围第1项所述之半导体记忆元件,其中对应至该主动区至位元线接触窗之该等化器电晶体之主动区至位元线接触窗为配置成垂直于该位元线方向,且使其不互相重叠,以及对应至该主动区至位元线接触窗之该位元线隔离电晶体之主动区至位元线接触窗为配置成垂直于该位元线方向,且使其不互相重叠。3.一种半导体记忆元件,包括:至少两个记忆胞组,具有复数个位元线对;复数个感测放大器组,安排在该些记忆胞组之间,其中每一感测放大器组具有一N型闩锁感测放大器,该N型闩锁感测放大器由两个NMOS电晶体构成,且以一预定之感测放大电压提供至该两个NMOS电晶体;以及一单元感测放大器区,具有a)一宽度,于其中安排两个位元线对,其中该些NMOS电晶体系制造在该单元感测放大器区中,b)两个主动区,安排在该单元感测放大器区中,其中该些NMOS电晶体系分别放置在该对应之主动区中,c)两个主动区至金属接触窗,每一个主动区至金属接触窗安排在该对应之主动区中,且提供该感测放大电压至该些主动区至金属接触窗,以及d)两个主动区至位元线接触窗,每一个主动区至位元线接触窗安排在该对应之主动区中,其中每一NMOS电晶体的两个闸极系以该位元线方向放置在该对应之主动区中,且具有弯曲的形状。4.一种半导体记忆元件,包括:至少两个记忆胞组,具有复数个位元线对;复数个感测放大器组,配置在该些记忆胞组之间,其中每一感测放大器组具有一P型闩锁感测放大器,该P型闩锁感测放大器由两个PMOS电晶体构成,且以一预定之感测放大电压提供至该两个PMOS电晶体;以及一单元感测放大器区,具有a)一宽度,于其中安排两个位元线对,其中该些PMOS电晶体系制造在该单元感测放大器区中,b)两个主动区,安排在该单元感测放大器区中,其中该些PMOS电晶体系分别放置在该对应之主动区中,c)两个主动区至金属接触窗,每一个主动区至金属接触窗安排在该对应之主动区中,且提供该感测放大电压至该些主动区至金属接触窗,以及d)两个主动区至位元线接触窗,每一个主动区至位元线接触窗安排在该对应之主动区中,其中该些PMOS电晶体的两个闸极系以该位元线方向放置在该对应之主动区中,且具有弯曲的形状。5.如申请专利范围第4项所述之半导体记忆元件,其中该两个主动区系经由金属层分别连接至该对应之位元线,用以形成该主动区至位元线接触窗。图式简单说明:第一图是依照本发明之结合两个相邻记忆胞组之感测放大器组;第二图是依照本发明之一较佳实例之位元线预充电隔绝区之布局示意图;第三图是依照本发明之一较佳实施例之N型闩锁感测放大器区之布局示意图;以及第四图是依照本发明之一较佳实施例之P型闩锁感测放大器区之布局示意图。 |
