| 主权项 |
1.一种卷带多晶片封装方法,至少包括:提供一卷带承载器,其中该卷带承载器具有一第一表面及一第二表面;提供一第一晶片,并使该第一晶片贴附于该卷带承载器之该第一表面;于该第一晶片与该卷带承载器之间形成电性连接;使一第一封装材料覆盖密封该第一晶片;提供一第二晶片,并使该第二晶片贴附于该卷带承载器之该第二表面;于该第二晶片与该卷带承载器之间形成电性连接;使一第二封装材料覆盖密封该第二晶片;以及在该卷带承载器上,该第一封装材料与该第二封装料其中之一的外缘进行植球,形成复数个焊球。2.如申请专利范围第1项所述之卷带多晶片封装方法,其中于该第一晶片与该卷带承载器之间形成电性连接,系使用打导线机于该第一晶片与该卷带承载器之间形成复数个第一导线。3.如申请专利范围第2项所述之卷带多晶片封装方法,其中形成该些第一导线之材质系选自于由金、铝及铜所组成的族群中之材料。4.如申请专利范围第1项所述之卷带多晶片封装方法,其中于该第二晶片与该卷带承载器之间形成电性连接,系使用打导线机于该第二晶片与该卷带承载器之间形成复数个第二导线。5.如申请专利范围第4项所述之卷带多晶片封装方法,其中形成该些第二导线之材质系选自于由金、铝及铜所组成的族群中之材料。6.一种卷带多晶片封装结构,至少包括:一卷带承载器,其中该卷带承载器具有一第一表面及一第二表面;一第一晶片,位于该卷带承载器之该第一表面,并与该卷带承载器以一第一导线形成电性连接;一第一封装材料,位于该卷带承载器之该第一表面上,并覆盖密封该第一晶片与该第一导线;一第二晶片,位于该卷带承载器之该第二表面,并与该卷带承载器以一第二导线形成电性连接;一第二封装材料,位于该卷带承载器之该第二表面上,并覆盖密封该第二晶片与该第二导线;以及复数个焊球,位于该卷带承载器之该第一表面与该第二表面其中之一。7.如申请专利范围第6项所述之卷带多晶片封装结构,其中该卷带承载器还包括具有:一介电层;以及一导电层,被覆于该介电层之表面。8.如申请专利范围第7项所述之卷带多晶片封装结构,其中该介电层之材质包括聚亚醯胺。9.如申请专利范围第7项所述之卷带多晶片封装结构,其中该导电层之材质包括铜。10.如申请专利范围第7项所述之卷带多晶片封装结构,其中该导电层中还包括:一导电底层,位于该介电层之表面;以及一导电镀层,位于该导电底层之表面。11.如申请专利范围第10项所述之卷带多晶片封装结构,其中该导电底层之材质包括铜。12.如申请专利范围第10项所述之卷带多晶片封装结构,其中该导电镀层之材质系选自于金、银、镍、钯及其等之组合所组成的族群中之材料。13.如申请专利范围第7项所述之卷带多晶片封装结构,其中该导电层具有已定义之电路图案。14.如申请专利范围第7项所述之卷带多晶片封装结构,其中该第一导线之材质系选自于由金、铝及铜所组成的族群中之材料。15.如申请专利范围第7项所述之卷带多晶片封装结构,其中该第二导线之材质系选自于由金、铝及铜所组成的族群中之材料。图式简单说明:第一图绘示使用打线接合方式进行电性连接;第二图绘示使用带状自动接合方式进行电性连接;第三图绘示使用覆晶方式进行电性连接;第四图A至第四图C绘示依照本发明之较佳实施例,一种卷带多晶片封装方法,其制作流程之剖面示意图;第五图绘示卷带晶片承载器之剖面示意图;以及第六图绘示依照本发明之较佳实施例,一种卷带多晶片封装方法,其封装结构之俯视图。 |
