半导体装置

摘要

本发明提供一种一面具有以矽为主要成分所构成的异质接合构造,一面特性佳且廉价的场效电晶体。在矽基板10上依次层叠第一矽层12(矽层)、含有碳的第二矽层13(矽1-y碳y层)及不含碳的第三矽层14。由于矽1-y碳y层比矽层晶格常数小,所以第二矽层13之导带及价带受到拉伸应变而分裂。而且,为施加于闸极16的电场所引起的有效质量小的电子被封闭在第二矽层13中,向通道方向移动,可得到移动极高的n-MOSFET(金属氧化物半导体场效电晶体)。若用矽1-x-y锗x碳y构成第二矽层13,则成为适合高性能CMOS(互补金属氧化物半导体)装置的构造。

主权项

1.一种半导体装置,其特征在于:系在基板上具备场效电晶体之半导体装置,上述场效电晶体具备第一矽层:设于上述基板;第二矽层:形成于上述第一矽层上,含有碳、因上述第一矽层而受到拉伸应变;及,闸极:形成于上述第二矽层上,上述第二矽层起作用作为上述场效电晶体之通道区域者。2.如申请专利范围第1项之半导体装置,其中上述场效电晶体为n通道型场效电晶体,上述第二矽层为电子移动的n通道。3.如申请专利范围第2项之半导体装置,其中藉由上述n通道型场效电晶体之第一矽层和第二矽层之间的异质障壁封闭电子。4.如申请专利范围第2项之半导体装置,其中更具备高浓度掺杂层:形成于上述第一矽层之上述第二矽层附近,含有高浓度n型杂质。5.如申请专利范围第3项之半导体装置,其中上述第二矽层成为量子井。6.如申请专利范围第2至5项中任一项之半导体装置,其中更具备第三矽层:形成于上述第二矽层正上方且上述闸极下方,将拉伸应变给与上述第二矽层,在上述第二矽层,藉由形成于第二矽层和第三矽层之境界的电位凹处封闭电子。7.如申请专利范围第6项之半导体装置,其中更具备高浓度掺杂层:形成于上述第三矽层之上述第二矽层附近,含有高浓度n型杂质。8.如申请专利范围第2至5项中任一项之半导体装置,其中更具备第三矽层:形成于上述第二矽层正上方且上述闸极下方,将拉伸应变给与上述第二矽层,在上述第二矽层,藉由分别形成于第一矽层和第二矽层之间及第二矽层和第三矽层之间的2个异质障壁封闭电子。9.如申请专利范围第1项之半导体装置,其中上述场效电晶体为p通道型场效电晶体,上述第二矽层为电洞移动的p通道。10.如申请专利范围第9项之半导体装置,其中藉由上述p通道型场效电晶体之第一矽层和第二矽层之间的异质障壁封闭电洞。11.如申请专利范围第10项之半导体装置,其中更具备高浓度掺杂层:形成于上述第一矽层之上述第二矽层附近,含有高浓度p型杂质。12.如申请专利范围第10项之半导体装置,其中上述第二矽层成为量子井。13.如申请专利范围第9至12项中任一项之半导体装置,其中更具备第三矽层:形成于上述第二矽层正上方且上述闸极下方,将拉伸应变给与上述第二矽层,在上述第二矽层,藉由形成于第二矽层和第三矽层之境界的电位凹处封闭电洞。14.如申请专利范围第13项之半导体装置,其中更具备高浓度掺杂层:形成于上述第三矽层之上述第二矽层附近,含有高浓度p型杂质。15.如申请专利范围第9至12项中任一项之半导体装置,其中更具备第三矽层:形成于上述第二矽层正上方且上述闸极下方,将拉伸应变给与上述第二矽层,在上述第二矽层,藉由分别形成于第一矽层和第二矽层之间及第二矽层和第三矽层之间的2个异质障壁封闭电洞。16.如申请专利范围第1至5项中任一项之半导体装置,其中更具备闸极绝缘膜:形成于上述闸极正下方。17.如申请专利范围第1至5项中任一项之半导体装置,其中上述第二矽层厚度比取决于上述碳成分之产生差排之临界膜厚小。18.如申请专利范围第1至5项中任一项之半导体装置,其中上述第二矽层更含有锗。19.如申请专利范围第1项之半导体装置,其中上述场效电晶体系上述第二矽层为n通道的n通道型场效电晶体,更具备p通道型场效电晶体,该p通道型场效电晶体具有第四矽层:设于上述基板;第五矽层:形成于上述第四矽层上,含有碳、因上述第四矽层而受到拉伸应变;及,闸极:形成于上述第五矽层上,上述第五矽层起作用作为p通道区域,起作用作为互补型装置。20.如申请专利范围第19项之半导体装置,其中上述n通道型场效电晶体之第二矽层和上述p通道型场效电晶体之第五矽层中的碳成分比彼此相等。21.如申请专利范围第19项之半导体装置,其中更具备闸极绝缘膜:形成于上述闸极正下方。22.如申请专利范围第19至21项中任一项之半导体装置,其中上述第五矽层厚度比取决于上述碳成分之产生差排之临界膜厚小。23.如申请专利范围第19至21项中任一项之半导体装置,其中上述第二及第五矽层更含有锗。24.如申请专利范围第23项之半导体装置,其中上述第二及第五矽层中的锗成分比彼此相等。