| 摘要 |
<p>Bei einem Synchronisiervorgang mit Hilfe eines Phasenregelkreises (PLL) wird ein Datensignal (cds, ds) nacheinander mit einem Taktsignal (ts) mit unterschiedlichen Frequenzen, die unterschiedlichen Übertragungsprotokollen zugeordnet sind, abgetastet und auf das Vorhandensein einer dem ausgewählten Taktsignal (ts) zugeordneten Protokoll-Identifizierungsinformation (PID1...n) hin überprüft, bis eine Protokoll-Identifizierungsinformation (PID1...n) detektiert wird. Vorteilhaft wird die Frequenzauflösung des Phasenregelkreises (PLL) erhöht und somit die Synchronisierung des Taktsignals (ts) auf das Datensignal (ds) verbessert.</p> |
