发明名称 形成于半导体基体上之电感元件
摘要 依照本发明的第一方面,复数个PN接面被形成在一半导体基体之表面,并在具有螺旋形状、构成一电感元件之之一带状导电薄膜下。一逆向偏压被施加至该等PN接面,且该基体之该表面系完全空乏。由于该逆向偏压系被施加至该等PN接面,即使该基体表面之掺杂浓度高且该等相邻PN接面分隔至一程度,该等空乏层之扩张仍可被提升,且该基体表面的完全空乏可被达成。
申请公布号 TW401639 申请公布日期 2000.08.11
申请号 TW087117512 申请日期 1998.10.22
申请人 富士通股份有限公司 发明人 小林修
分类号 H01L21/822;H01L27/04 主分类号 H01L21/822
代理机构 代理人 恽轶群 台北巿南京东路三段二四八号七楼;陈文郎 台北巿南京东路三段二四八号七楼
主权项 1.一种形成于半导体基体上之电感元件,包含: 被形成于该半导体基体表面的复数个PN接面;以及 具有一线圈形状且构成该电感元件之一带状导电 薄膜,其系被形成于该等复数个PN接面被形 成于其中之一区域上的一绝缘薄膜上, 其中一逆向偏压被施加在介于该等复数个PN接面, 致使该半导体基体之至少一表面被完全空 乏。2.如申请专利范围第1项所述之一电感元件,其 中该半导体基体具有一种导电型态, 第一掺杂区域具有一种相反的导电型态,其掺杂浓 度自该基体表面朝向该基体内部逐渐上升 ,该区域被形成于该基体之该表面,致使该等PN接面 被形成;以及 被施加至该第一掺杂区域之该逆向偏压系来自该 基体中之该等第一掺杂区域内部。3.如申请专利 范围第2项之一电感元件,更包含: 具有相反导电型态之一第二掺杂区域,其系连接至 该第一掺杂区域,且被埋入该基体中, 其中该逆向偏压经该第二掺杂区域而被施加。4. 一种半导体装置,其具有形成于一半导体基体上之 电感元件,包含: 具有一特定厚度之一绝缘区域,其系自该半导体基 体表面向内被形成,且系以氧植入形成; 具有一线圈形状且构成该电感元件之带状导电薄 膜,其系形成于其中形成有绝缘区域之区域 上; 形成在该半导体基体中,该绝缘区域以外之一不同 区域中之一电路元件; 比该绝缘区域薄之一绝缘薄膜,形成在该电路元件 被形成之一区域中;以及 连接至该电路元件且形成于该绝缘薄膜上之一布 线层。5.一种形成在半导体基体上之电感元件,包 含: 形成在该半导体基体表面上之一绝缘薄膜; 具有一线圈形状且构成该电感元件之一带状导电 薄膜,其系形成在该绝缘薄膜上; 其中一狭缝沿线圈卷绕方向被形成在该带状导电 薄膜中。6.一种形成在半导体基体上之电感元件, 包含: 形成在该半导体基体表面上之一绝缘薄膜; 具有一线圈形状且构成该电感元件之一带状导电 薄膜,其系形成在该绝缘薄膜上; 其中对该带状导电薄膜,复数道布线图案在线圈卷 绕方向中被平行配置。7.一种形成在半导体基体 上之电感元件,包含: 形成在该半导体基体表面上之一绝缘薄膜; 具有一线圈形状且构成该电感元件之一带状导电 薄膜,其系形成在该绝缘薄膜上; 其中该带状导电薄膜系以具有异向导电性之一材 质制成,其中线圈卷绕方向之导电性大于垂 直线圈卷绕方向之导电性。8.如申请专利范围第7 项所述之电感元件,其中该带状导电薄膜系以一种 氧化超导体材质或 一种有机导电材质制成。图式简单说明: 第一图系绘示依照本发明一较佳实施例之电感元 件结构图; 第二图系第一图中电感元件在逆向偏压时应用之 一详细截面图; 第三图系依照本发明另一实施例之一电感元件截 面图; 第四图系第三图中所示电感元件之部分截面示意 图; 第五图系另一电感元件结构之平面图; 第六图系绘示一传统电感元件结构图;以及 第七图系显示对第六图之等效电路图。
地址 日本