发明名称 | 同步延迟电路 | ||
摘要 | 一种同步延迟电路包括由多个级联的单元延迟电路组成的第一延迟电路阵列和由多个级联的单元延迟电路组成的第二延迟电路阵列,其中第二和第一延迟电路阵列中信号传播方向相反。第一和第二延迟电路阵列的每一级包括接收输入信号的CMOS反相器。CMOS反相器的P沟道MOS晶体管,P沟道MOS开关晶体管和附加电阻器被串接在电源线与延迟电路级的输出节点之间。延迟电路的电流驱动能力减小,延迟时间增加,抖动的增加减至最小。 | ||
申请公布号 | CN1248822A | 申请公布日期 | 2000.03.29 |
申请号 | CN99111468.X | 申请日期 | 1999.08.16 |
申请人 | 日本电气株式会社 | 发明人 | 南公一郎;佐伯贵范;中川顺志 |
分类号 | H03K5/135;H03K3/02;H03H11/26;H04L7/02 | 主分类号 | H03K5/135 |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
主权项 | 1.一种同步延迟电路,其特征在于,其中延迟电路阵列中的单元延迟电路由时钟控制的反相器组成,所述时钟控制的反相器具有串连插入在节点的充电/放电电流通路中的电流限制装置。 | ||
地址 | 日本东京都 |