| 摘要 |
Устройство для определения обобщенного показателя качества, содержащее блок управления, две матрицы памяти, три дешифратора, два блока памяти, блок умножения, коммутатор, блок суммирования и блок деления, позволяющее решать задачу оценки эффективности технических систем, отличающееся тем, что оно позволяет количественно определить обобщенный показатель качества, причем вход устройства соединен с управляющими входами второго и третьего дешифраторов, 4К + 1 (К = 0...9) выход блока управления соединен с управляющим входом первого дешифратора и управляющим входом коммутатора, 4К + 2 (К = 0...9) выход блока управления соединен с управляющим входом первого блока памяти, 4К + 3 (К = 0...9) выход блока управления соединен с управляющим входом блока умножения, 4К + 4 (К = 0...9) выход блока управления соединен с управляющим входом второго блока памяти, сорок первый выход блока управления соединен с управляющим входом второго блока памяти, сорок второй выход блока управления соединен с управляющим входом блока суммирования, сорок третий выход блока управления соединен с управляющим входом блока деления, выход первой матрицы памяти соединен с первым информационным входом блока умножения, выход второй матрицы памяти соединен со вторым информационным входом блока умножения, первый выход первого дешифратора соединен с первыми входами шин J матриц памяти, второй выход первого дешифратора соединен со вторыми входами шин J матриц памяти, третий выход первого дешифратора соединен с третьими входами шин J матриц памяти, четвертый выход первого дешифратора соединен с четвертыми входами шин J матриц памяти, пятый выход первого дешифратора соед |
