卷积交错、解交错装置及卷积交错、解交错方法

摘要

本发明的目的是得到谋求集成度提高和消耗功率降低的卷积交错装置。设置用于进行数据延迟的RAM区域…,123－(N/2－1),…,(123－((C－1)/2－1)和移位寄存器122－0,…,122－((C－1)/2),对于RAM区域,在两个信道用地址计数器,通过选择器120来进行输入数据的选择,在RAM区域…,123－(N/2－1),…,123－((C－1)/2－1)和移位寄存器122－0,…,122－((C－1)/2)中依次写入数据,通过选择器121与其同步地取出数据。

主权项

1.一种卷积交错装置，对于输入输出数据宽度为b比特、作为比特宽度单位的数据的个数的深度为m、信道编号数为n、最大信道编号数为C(n是满足0≤n≤C的关系的整数，b、m、C是自然数)的数据群进行卷积交错，其特征在于，包括延迟装置，该延迟装置由第一和第二延迟部组成，对第n信道的数据进行nT(T是T＞0的预定延迟量)的延迟，上述第一延迟部对信道至多分成k个组的第i组，分别进行iS(S是0＜S≤T的预定延迟量)的延迟，第i组是由第ik至第((i+1)k-1)信道(k是C以下的自然数，i是满足0≤i≤((C/k)的整数部分)的关系的整数，为(i+1)k-1≤C)组成的，上述第二延迟部对将提供给上述第n信道的数据的nT的延迟进行延迟，以补足在上述第一延迟部的延迟中仍不够的部分。