| 主权项 |
1.一种积体电路记忆机装置包含:一个具有多数记忆体细胞的记忆体阵列,该记忆体阵列根据位址讯号与控制讯号进行相对应的操作,以储存资料到记忆体细胞,并提供阵列式的输出讯号以表示储存在记忆体细胞的资料;一个内建自我测试电路,以接收用来表示该记忆体装置是否在自我测试模式的自我测试选择讯号,当记忆体装置是在自我测试模式时,该内建自我测试电路开始运作以产生内部自我测试讯号,以提供记忆体阵列操作与测试之用;以及一个资料缓冲器,以接收用来表示该记忆体装置是否在自我测试模式的内部自我测试讯号与监视模式讯号,当记忆体装置是在自我测试监视模式时,资料缓冲器开始运作以连接内部自我测试讯号到记忆体装置的外部端子,以提供记忆体装置的内部自我测试讯号到外部。2.如申请专利范围第1项的积体电路记忆体装置,其中内部自我测试讯号从记忆体装置提供给外界,并连接到测试机台,以验证内建自我测试电路的操作。3.如申请专利范围第1项的积体电路记忆体装置,其中内部自我测试讯号从记忆体装置提供给外界,并连接到第二个记忆体装置,以测试第二个记忆体装置的操作。4.如申请专利范围第1项的积体电路记忆体装置,其中资料缓冲器的操作是用来连接内部自我测试讯号到记忆体装置的资料端子。5.如申请专利范围第1项的积体电路记忆体装置,其中:自我测试讯号包含内部记忆体位址,控制,与资料讯号,和内部通过/失败讯号;当记忆体装置是在自我测试模式时,该内部记忆体位址,控制与资料讯号用来操作记忆体阵列;以及该内部通过/失败讯号指示自我测试的结果。6.如申请专利范围第5项的积体电路记忆体装置,其中:内建自我测试电路包含一个接收内部记忆体位址讯号,内部记忆体控制讯号,与该通过/失败讯号的输出多工器;以及输出多工器运作以选择一部份的内部记忆体位址讯号,内部记忆体控制讯号,与与过/失败讯号,以连接到记忆体装置的资料缓冲器。7.一种操作积体电路记忆体装置的方法,以允许监视内建自我测试电路,包括:接收用来指示记忆体装置在自我测试监视模式的监视模式讯号;以及将内建自我测试电路产生的内部自我测试讯号连接到记忆体装置的端子,反应出自我测试监视模式的指示,用来外部连接的端子可用来监视内部自我测试讯号。8.如申请专利范围第7项的方法,还包括连接记忆体装置的端子到测试机台,以验证基于该监视内部自我测试讯号的内建自我测试电路的操作。9.如申请专利范围第7项的方法,其中连接包括连接内部自我测试讯号到记忆体装置的资料端子。10.如申请专利范围第7项的方法,其中:内部自我测试讯号包含内部记忆体位址讯号,控制与资料讯号,和内部通过/失败讯号;当记忆体装置是在自我测试模式时,内部记忆体位址讯号,控制与资料讯号用来操作记忆体阵列;以及该内部通过/失败讯号指示自我测试的结果。11.如申请专利范围第9项的方法,其中连接包含连接一部份的内部记忆体位址讯号,内部记忆体控制讯号,与该通过/失败讯号到记忆体装置的端子。12.一种使用其他具有内建式自我测试电路的积体电路记忆体装置来测试一个积体电路记忆体装置的方法包括:连接由第一个记忆体装置的内建式自我测试电路产生的内部自我测试讯号到该记忆体装置的端子;连接第一个记忆体装置的端子到第二个记忆体装置的端子,第二个记忆体装置因此接收从第一个记忆体装置来的自我测试讯号;使用这些测试讯号来执行内建式自我测试电路的自我测试程序,以测试第二个记忆体装置;以及提供通过/失败讯号来指示第二个记忆体装置的测试结果。13.如申请专利范围第12项的方法,其中执行自我测试程序包括:写资料到第二个记忆体装置;从第二个记忆体装置读取资料;以及比较从第二个记忆体装置的读取资料与期望资料。14.如申请专利范围第13项的方法,其中比较的动作是在第一个记忆体装置的外部来完成。15.如申请专利范围第13项的方法,其中比较的动作完成从结果送到第一个记忆体装置的内部。16.如申请专利范围第12项的方法,其中连接、连接、执行与提供是一直在重复,以测试多数的系统记忆体装置。17.如申请专利范围第16项的方法,其中连接、连接、执行与提供是在系统记忆体测试程序的控制下完成。18.如申请专利范围第12项的方法,其中第二个记忆体装置具有内建式自我测试电路。图式简单说明:第一图A与第一图B是根据所提出发明的示意方块图形,描述具有含监视模式的内建自我测试电路的积体电路记忆体装置。第二图是根据所提出发明的示意方块图形,描述具有含测试模式的内建自我测试电路的积体电路记忆体装置。第三图是根据所提出发明的示意方块图形,描述具有用来测试大量系统记忆体晶片的测试模式的内建自我测试电路的积体电路记忆体装置。 |
