发明名称 |
制造半导体器件的方法 |
摘要 |
提供一种不附加任何特殊制造步骤而使制造过程中的半导体器件免遭等离子体施加的脉冲式高电位的毁坏的方法。形成延伸到薄膜晶体管栅极的第一线路。在第一线路上生成第一绝缘层。在该绝缘膜上形成连接到薄膜晶体管的源区的第二线路。在第二线路上生成第二绝缘膜。然后在第二绝缘膜上形成导电图案。在第一和/或第二线路上形成放电图案。在形成导电图案的同时,把第一和/或第二线路切断。 |
申请公布号 |
CN1222759A |
申请公布日期 |
1999.07.14 |
申请号 |
CN98118448.0 |
申请日期 |
1996.08.05 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
山崎舜平;小山润 |
分类号 |
H01L21/82;H01L21/3205;G02F1/13 |
主分类号 |
H01L21/82 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张志醒;王忠忠 |
主权项 |
1.一种制造有源矩阵式器件的方法,包括下列步骤:在整个基片上形成第一导电薄膜;在所述第一导电薄膜上形成至少两根接线和一根短路线的图案,其中所述两根接线通过所述短路线彼此短路;在整个所述基片、所述两根接线和所述短路线上形成层间绝缘膜;在所述层间绝缘膜上形成开口,使所述短路线的一部分暴露出来;在所述层间绝缘膜上形成第二导电薄膜,其中所述第二导电薄膜也在所述短路线的暴露部分上形成;和在所述第二导电膜上形成图案,以便在所述层间绝缘膜上形成一电极;其中,在形成所述图案之后以与所述开口自行对齐的方式除去所述短路线的一部分,从而在电气上将所述第一和第二接线分隔开。 |
地址 |
日本神奈川县 |