发明名称 | 动态随机存取存储器单元装置及其制造方法 | ||
摘要 | DRAM单元装置中的每个存储单元包含三个晶体管,在这些晶体管中至少有一个为垂直晶体管结构。这些晶体管可形成在第一沟槽和第二沟槽的侧壁上,其中,写字线沿第一沟槽的第一侧壁伸展,读字线沿第二沟槽的第一侧壁伸展并且位线(B)在字线的上方并垂直于该字线伸展,并且第三个第一源/漏区(3S/D1)和第一个第二源/漏区(1S/D2)以及第三个第二源/漏区(3S/D2)和第二个第二源/漏区(2S/D2)重叠。 | ||
申请公布号 | CN1210339A | 申请公布日期 | 1999.03.10 |
申请号 | CN98109712.X | 申请日期 | 1998.06.05 |
申请人 | 西门子公司 | 发明人 | B·格贝尔;E·贝尔塔诺利 |
分类号 | G11C11/34 | 主分类号 | G11C11/34 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;王忠忠 |
主权项 | 1.DRAM单元装置,--具有存储单元,这些单元各包含一个第一晶体管、一个第二晶体管和一个第三晶体管,--其中,第一晶体管的栅电极(Ga1)与第二晶体管的第一源/漏区(2S/D1)相连,--其中,第二晶体管的第二源/漏区(2S/D2)与一个写位线(B)相连,--其中,第二晶体管的栅电极(Ga2)与一个写字线(WS)相连,--其中,第三晶体管的栅电极(Ga3)与一个读出字线(WA)相连,--其中,第一晶体管的第二源/漏区(1S/D2)与第三晶体管的第一源/漏区(3S/D1)相连,--其中,第三晶体管的第二源/漏区(3S/D2)与一读位线(B)相连,其特征在于,第一晶体管、第二晶体管和第三晶体管是垂直的MOS晶体管。 | ||
地址 | 联邦德国慕尼黑 |