| 主权项 |
1.一种记忆元件之电晶体构造,该电晶体构造,包括:一主动区,由一半导体基板之预定部分突出;一凹槽,形成于设置在该主动区之一通道区;一场氧化层,形成于该半导体基板之上,该场氧化层系设置于包括该凹槽之主动区之上面;一闸极电极,延跨该主动区之上部,并且与该凹槽重叠;一闸绝缘层,形成于该闸极电极和主动区之间;及源极区和汲极区,各形成于该闸极电极之一边之主动区中。2.如申请专利范围第1项之记忆元件之电晶体构造,其中该闸极电极又包含一多闸极电极,甚至一低电阻闸极电极。3.如申请专利范围第2项之记忆元件之电晶体构造,其中该低电阻闸极电极包含一由多晶矽所组成之第一导电层和一由低电阻材料所组成之第二导电层,并且沈积于该第一导电层上,该低电阻材料比多晶矽具有更少之电阻。4.如申请专利范围第3项之记忆元件之电晶体构造,其中该第二导电层系由包含钨、氮化钨、矽化钨、及矽化钛之群组中择一组成。5.一种半导体记忆元件之电晶体的制备方法,该方法包括以下步骤:第1步骤:形成一主动区,经由将一半导体基板蚀刻而由该半导体基板之预定部分突出;第2步骤:形成一场氧化层,界定在该半导体基板之主动区;第3步骤:在设置于主动区之一通道区形成一凹槽;第4步骤:蚀刻该场氧化层,其中该场氧化层系位于比包含该凹槽之主动区下面更低之处;第5步骤:在该主动区之上形成一闸绝缘层,其中该凹槽和主动区之上面系经过曝光;及第6步骤:在该闸绝缘层和场氧化层之上形成一闸极电极,其中该闸极电极延跨该主动区之上部,并且与该凹槽重叠。6.如申请专利范围第5项之半导体记忆元件之电晶体的制备方法,其中该第4步骤之蚀刻步骤可在第3步骤之形成一凹槽之步骤前实施。7.如申请专利范围第5项之半导体记忆元件之电晶体的制备方法,其中该第2步骤所形成场氧化层之厚度大约为2000至6000埃。8.如申请专利范围第5项之半导体记忆元件之电晶体的制备方法,其中该凹槽之深度为在形成一场氧化层之第2步骤中所形成之场氧化层之厚度的三分之一。9.如申请专利范围第5项之半导体记忆元件之电晶体的制备方法,其中该第4步骤之场氧化层受到蚀刻时,其厚度为在形成一场氧化层之第2步骤中形成之场氧化层之厚度的三分之一。10.如申请专利范围第5项之半导体记忆元件之电晶体的制备方法,其中该闸极电极包含一多闸极电极或一低电阻闸极电极。11.如申请专利范围第10项之半导体记忆元件之电晶体的制备方法,其中如果该闸极电极为低电阻闸极电极,则形成该闸极电极之第6步骤包括:在包含该闸绝缘层之场氧化层上形成一由多晶矽所组成之第一导电层;将第一导电层平整化;在经过平整化之第一导电层上形成一由一低电阻材料组成之第二导电层;及依序对第一导电层和第二导电层之预定部分进行蚀刻。12.如申请专利范围第11项之半导体记忆元件之电晶体的制备方法,其中第二导电层系由钨、氮化钨、矽化钨、及矽化钛之群组中择一组成。13.如申请专利范围第12项之半导体记忆元件之电晶体的制备方法,其中该第二导电层系经由一化学气相沉积法或一物理气相沉积法而形成。14.如申请专利范围第11项之半导体记忆元件之电晶体的制备方法,其中第一导电层之厚度大于主动区之厚度,该主动区在所述第4步骤完成之后被曝露于外。15.如申请专利范围第11项之半导体记忆元件之电晶体的制备方法,其中第一导电层经过平整化时,有大约300至1500埃厚度之第一导电层仍存在于该主动区之上面。16.如申请专利范围第11项之半导体记忆元件之电晶体的制备方法,其中第一导电层系经由一化学机械研磨制程而被平整化。图式简单说明:第1图系一习见之嵌壁式电晶体结构之剖面图;第2A图系一习见具有一多闸极电极之鳍式电晶体结构之斜视图;第2B图系一沿着第2a图所示之X-X'和Y-Y'线之剖面图;第3A至3F图系显示一根据本发明之第一具体实施例之具有多闸极电极之单元电晶体之制程步骤;第4图系一沿着第3F图所示之X-X'和Y-Y'线之剖面图;第5A至5H图系显示一根据本发明之第二具体实施例之具有一低电阻闸极电极之单元电晶体之制程步骤;及第6图系一沿着第5H图所示之X-X'和Y-Y'线之剖面图。 |
