| 主权项 |
1.一种半导体记忆装置之感测放大电路,其包含:输入线;射极耦合对称电晶体,用以感测从该等输入线所输入之讯号;电压控制部,分别连接于该等输入线与该等射极耦合对称电晶体间,用以预防该等各个射极耦合对称电晶体之传导电压免于饱和;以及电流源,连接于该等射极耦合对称电晶体之各射极与接地点间。2.如申请专利范围第1项之感测放大电路,其中,该等电压控制部之每一个包含:一连接于一供应电压及该等输入线之一间的电阻器;以及一双接面电晶体,其基极是连接到该输入线,其第一电极是连接到该供应电压,且其第二电极是连到该等射极耦合对称电晶体之输入端,用以将该等射极耦合对称电晶体偏压到该供应电压所降低之电压。3.如申请专利范围第1项之感测放大电路,更包含有连接到该等射极耦合对称电晶体之各个输入端之电流源,用以根据一控制讯号将该等射极耦合对称电晶体之各个输入放电与设定电流同量。4.如申请专利范围第3项之感测放大电路,其中,该等电流源是MOS电晶体,其通道是串接于该等射极耦合对称电晶体之各个输入端与该接地点间。5.如申请专利范围第1项之感测放大电路,其中,该等电压控制部份之每一个各包含:一用以偏压该等输入线之一到一降低的电压之第一电阻器;以及一连接于该第一电阻器与每个射极耦合对称电晶体的该等输入端之一间的第二电阻器,用以反应该降低供应电压且供应该降低电压到该射极耦合对称电晶体。6.如申请专利范围第5项之感测放大电路,其中,该第一电阻器藉其値降低该供应电压且供应该降低电压到该输入线。7.如申请专利范围第5项之感测放大电路,其中,该第二电阻器是一个双接面电晶体,用以藉由介于该双接面电晶体射极和基极间之电压降低该供应电压且供应该降低电压到该射极耦合对称电晶体之输入端。图示简单说明:第一图是一种关于习知技术的块感测放大电路之电路图;第二图是关于习知技术一种感测放大电路之电路图;第三图是关于本发明一种感测放大电路之电路图;第四图是在第二图所示该感测放大电路的各讯号之波形图;以及第五图是在第三图所示该感测放大电路的各讯号之波形图。 |
