| 主权项 |
1.一种半导体元件的制造方法,包括:提供一矽层,覆盖一矽基底或在该矽基底上方;在该矽层上,提供一第一半球状矽晶粒层;以及在该第一半球状矽晶粒层上沈积一第二半球状矽晶粒层,其中该第一半球状矽晶粒层包括复数个第一半球状矽晶粒,该第二半球状矽晶粒层包括复数个第二半球状矽晶粒,使得该些第二半球状矽晶粒能在该些第一半球状矽晶粒上生成。2.如申请专利范围第1项所述之方法,其中该第一半球状矽晶粒层是以化学气相沈积法在该矽层上生长。3.如申请专利范围第2项所述之方法,其中该矽层为一掺杂质之多晶矽层。4.如申请专利范围第2项所述之方法,其中该第二半球状矽晶粒层是以化学气相沈积法生长并且在该矽层长完后直接在同一系统生长或在不同系统生长。5.如申请专利范围第4项所述之方法,其中在沈积该第二半球状矽晶粒层之前,更包括利用将该矽层冷却或加热之步骤,以干扰该第一半球状矽晶粒层之沈积。6.如申请专利范围第4项所述之方法,其中更包括停止该第一半球状矽晶粒层之沈积制程一段时间,以干扰该第一半球状矽晶粒层之沈积。7.如申请专利范围第2项所述之方法,其中该第二半球状矽晶粒层之沈积,是利用重新开始半球状矽晶粒层的化学气相沈积,使得该第二半球状矽晶粒层独立于该第一半球状矽晶粒层。8.如申请专利范围第1项所述之方法,其中该第一及该第二半球状矽晶粒层是以低压化学气相沈积生成,反应温度低于600℃。9.一种半导体元件的制造方法,包括:提供一包括矽的沈积基底;在一第一沈积制程中,沈积一第一半球状矽晶粒层在该沈积基底上,其中该第一半球状矽晶粒层包括复数个第一半球状矽晶粒;在一第二沈积制程中,沈积一第二半球状矽晶粒层在该沈积基底上,其中该第二半球状矽晶粒层包括复数个第二半球状矽晶粒,使得该些第二半球状矽晶粒的生长独立于由第一沈积制程所形成的该些第二半球状矽晶粒;定义该沈积基底;在该第二半球状矽晶粒层上形成一介电层;以及在该介电层上沈积一导电层。10.如申请专利范围第9项所述之方法,在该第二半球状矽晶粒层沈积步骤前,更包括一蚀刻该第一半球状矽晶粒层的步骤。11.如申请专利范围第10项所述之方法,其中该蚀刻步骤蚀刻该第一半球状矽晶粒层成槽沟状或一直持续到该第一半球状矽晶粒层除去。12.如申请专利范围第9项所述之方法,其中该沈积基底包括掺杂质的矽,此方法更包括了以选择性蚀刻,蚀刻该第一半球状矽晶粒层的步骤,在掺杂质的多晶矽蚀刻速率会比未掺杂质的矽快,其中该第二半球状矽晶粒层是在蚀刻步骤后开始沈积。13.如申请专利范围第12项所述之方法,其中该第一半球状矽晶粒层是沈积在该沈积基底上,其中蚀刻到该沈积基底内的深度,至少要和该第一半球状多矽晶粒层的厚度相同。14.如申请专利范围第9项所述之方法,其中更包括:在该第二半球状矽晶粒层上,形成一介电层;在该介电层上,形成一掺杂质的多晶矽层;以及定义该掺杂质多晶矽层,以做为一电容器的一上电极。15.如申请专利范围第14项所述之方法,其中提供该掺杂质多晶矽层的步骤中,包括在该掺杂多晶矽层侧向蚀刻出一电极结构。16.如申请专利范围第9项所述之方法,其中该第一和该第二半球状矽晶粒层的沈积温度约在550℃到595℃之间。17.如申请专利范围第9项所述之方法,其中更包括在该第一半球状矽晶粒层表面上沈积一非晶矽层的步骤,其中该第二半球状矽晶粒层是沈积在该非晶矽层上。18.一种半导体元件的制造方法,系包括:提供一包括矽的沈积基底;在该沈积基底上,提供一第一半球状矽晶粒层,其中该第一半球状矽晶粒层包括复数个第一半球状矽晶粒;将第二半球状矽晶粒层沈积在该沈积基底上,其中该第二半球状矽晶粒层包括复数个第二半球状矽晶粒,使得该些第二半球状矽晶粒的生长独立于该些第二半球状矽晶粒的生长;定义该沈积基底;在该第二半球状矽晶粒层上形成一介电层;在该介电层上沈积一导电层。19.如申请专利范围第18项所述之方法,其中生成该第一半球状矽晶粒层的方法,是利用化学气相沈积法,而其中该沈积基底为一掺杂质的多晶矽层。20.如申请专利范围第19项所述之方法,其中该第二半球状矽晶粒层是利用一相同于沈积该第一半球状矽晶粒层所使用的沈积系统,并且是以化学气相沈积法沈积。图示简单说明: 第一图:为DRAM的部份剖面图,而其记忆体电容器是以半球状矽晶粒层做为下电极。 第二图至第三图:图示根据在本发明形成电容电极的较佳制程。 第四图至第五图:图示第三图的其他的实施例。 |
