| 主权项 |
1.一种输入/输出保护电路,其系形成在接续于输入/输出端点(30)与含有MOS电晶体(44.45)之内部电路(31)间之绝缘层(2)上;其系具备第1MOS元件(34.38);该第1MOS元件(34.38)含有:形成于前述绝缘层上且接续于前述输入/输出端点与第1电源线(32)间之第1半导体膜(3),形成于前述第1半导体膜上之第1闸极电极膜(34d、38d、34g),及形成于前述第1闸极绝缘膜上之形成浮接状态之第1闸电极(34a、38a、34f)。2.如申请专利范围第1项所述之输入/输出保护电路,其中,更具备第2MOS元件(35.39);该第2MOS元件(35.39)含有:形成于前述绝缘层上且接续于前述输入/输出端点与第2电源线(33)间之第2半导体膜(3),形成于前述第2半导体膜上之第2闸极电极膜(35d、39d、35g),及形成于前述第2闸极绝缘膜上之形成浮接状态之第2闸电极(35a、39a、35f)。3.如申请专利范围第1项所述之输入/输出保护电路,其中,前述第1半导体膜系包含:位于前述第1闸电极下之第1导电型的第1导电区域(38e),邻接于前述第1导电区域的一侧且接续于前述第1电源线之第1导电型的第2导电区域(38c),及邻接于前述第1导电区域的另一侧且接续于前述输入/输出端点之第2导电型的第3导电区域(38b)。4.如申请专利范围第3项所述之输入/输出保护电路,其中,前述复数个MOS电晶体包含具有第1杂质浓度之基板区域;且前述第1MOS元件的前述第1导电区域具有浓度较前述第1杂质浓度为高之第2杂质浓度。5.一种输入/输出保护电路,其系形成在接续于输入/输出端点(30)与含有MOS电晶体(44.45)之内部电路(31)间之绝缘层上;前述复数个MOS电晶体系藉由场遮蔽法而形成互相分离之状态;其系具备第1MOS元件,该MOS元件含有:形成于前述绝缘层上且接续于前述输入/输出端点与第1电源线(32.33)间之第1半导体膜(3),形成于前述第1半导体膜上之第1闸极绝缘膜(34g、35g),与位于前述第1闸极绝缘膜上用来进行场遮蔽法分离之闸电极(16)形成同层之第1闸电极(34f、35f)。6.如申请专利范围第1项或第5项所述之输入/输出保护电路,其中,前述第1半导体膜系包含:位于前述第1闸电极下之第1导电型的基板区域(34e、35e),邻接于前述基板区域的一侧且接续于前述第1电源线之第2导电型的第1导电区域(34c、35c),及邻接于前述基板区域的另一侧且接续于前述输入/输出端点之第2导电型的第2导电区域(34b、35b)。7.如申请专利范围第6项所述之输入/输出保护电路,其中,前述复数个MOS电晶体包含具有第1杂质浓度之基板区域;且前述第1MOS元件的前述基板区域具有浓度较前述第1杂质浓度为高之第2杂质浓度。8.如申请专利范围第6项所述之输入/输出保护电路,其中,前述第1MOS元件之前述基板区域系形成浮接状态。9.如申请专利范围第6项所述之输入/输出保护电路,其中,前述复数个MOS电晶体为第2导电型,且具有由第2导电型的矽聚合物所构成之闸电极;且前述第1MOS元件的前述第1闸电极系由第Ⅰ导电型的矽聚合物所构成。10.一种输入/输出保护电路,其系形成在接续于输入/输出端点(30)与内部电路(31)间之绝缘层(2)上;其系具备:形成于前述绝缘膜上之第1导电型的半导体膜(3),形成于前述半导体膜内且接续于前述输入/输出端点之第1导电型的复数个第1导电区域(62.61),及形成于前述半导体膜内且接续于电源线(32.33)之第2导电型的复数个第2导电区域(61.62)。11.如申请专利范围第10项之输入/输出保护电路,其中,前述第1及第2导电区域系形成矩阵般之配置着,且前述第1及第2导电区域在前述矩阵之各行各列皆形成交错般之配置着。12.如申请专利范围第10项所述之输入/输出保护电路,其中,前述半导体膜与前述第1及第2导电区域间之界面系形成圆形。图示简单说明:图一系显示依据本发明的实施形态1之输入/输出保护电路的构成。图二系显示图一中之输入/输出保护电路的构造之平面图。图三系沿着图二中之III-III线的剖面图。图四系显示依据本发明的实施形态2之输入/输出保护电路的构成之电路图。图五系显示图四中之输入/输出保护电路的构造之剖面图。图六系显示依据本发明的实施形态3之输入/输出保护电路的构成之剖面图。图七系显示图六中之输入/输出保护电路所保护之闸阵列的构造之平面图。图八系沿着图七中之VIII-VIII线的剖面图。图九系显示依据本发明的实施形态4之输入/输出保护电路的构成之平面图。图十系沿着图九中之X-X线的剖面图。图十一系显示依据本发明的实施形态5之输入/输出保护电路的构造之平面图。图十二系显示依据本发明的实施形态6之输入/输出保护电路的构造之平面图。图十三系显示依据本发明的实施形态7之输入/输出保护电路及藉由其所保护之内部电路的构造之剖面图。图十四系显示图十三中之输入/输出保护电路的构造之平面图。图十五系显示依据本发明的实施形态8之输入/输出保护电路的构成之平面图。图十六系沿着图十五中XVI-XVI线之剖面图。图十七系显示习知的输入保护电路的构造之电路图。图十八系显示藉由图十七之输入保护电路所保护之内部电路的一例之电路图。图十九系显示有关本发明之输入/输出保护电路的构成之平面图。图二十系显示图十九之输入/输出保护电路的构造之平面图。图二一系沿着图二十中XXI-XXI线之剖面图。图二二系显示有关本发明之输入/输出保护电路的其他构造之剖面图。 |
