| 主权项 |
1.一个制作MOSFET元件的方法,该MOSFET元件包含在半导体基底上的源/汲极区,以及一个为调整临界电压及预防打通而搀杂杂质的次表面通道,其中上述通道杂质的植入是在上述MOSFET元件的源/汲极植入及热退火之后。2.如申请专利范围1的方法,其中上述MOSFET元件的主动细胞元是由一场氧化图案所定义。3.如申请专利范围1的方法,其中上述MOSFET的闸极为复晶矽闸。4.如申请专利范围1的方法,其中上述源/汲极的形成是利用自我对准砷植入,穿透上述场氧化层及上述复晶矽闸图案的窗口。5.如申请专利范围1的方法,其中上述的通道杂质为硼。6.如申请专利范围1的方法,其中上述通道杂质是与上述源/汲极植入同一窗口。7.如申请专利范围1的方法,其中上述的通道植入须有足够的能量,以便在源/汲极接合处之下形成打通屏障。8.一个组装MOSFET元件的方法,包含下列步骤:利用局部矽氧化(LOCOS)制程在一矽基底上形成场氧化层,然后除去局部矽氧化(LOCOS)所定义的氮化矽薄膜及氧化矽薄膜;在上述矽基底上形成一氧化闸层;在上述氧化闸层上形成一复晶矽闸;在上述复晶矽闸层上涂覆光阻,透过一罩幕将上述光阻曝光,以形成闸极图案,并将上述光阻显像;蚀刻上述复晶矽层,以形成复晶矽闸的图案;除去上述光阻;利用离子植入在未受上述场氧化层及上述复晶矽闸所覆盖的矽基底区域搀杂杂质,以形成源/汲极;利用热退火以除去上述源/汲极植入所造成的破坏;在未受上述场氧化层所覆盖的上述矽基底区域搀杂杂质,利用离子植入穿透氧化闸及复晶矽闸,以调整临界电压及形成打通障碍层。9.如申请专利范围8的方法,其中上述场氧化层的厚度约介于0.3-1.0微米之间。10.如申请专利范围8的方法,其中上述氧化闸层为一在介于750-900℃间的温度长成热氧化层。11.如申请专利范围8的方法,其中上述场氧化闸层的厚度约介于50-200/AA之间。12.如申请专利范围8的方法,其中上述复晶矽层的厚度约介于1,500-3,000/AA之间。13.如申请专利范围8的方法,其中上述源/汲极搀杂的离子植入方法为砷植入,利用一能量介于10-80keV间的离子束,砷离子密度约介于510{14-110{16离子/公分2。14.如申请专利范围8的方法,其中上述的退火为一快速热退火,约在900-1,100℃间的温度下进行,历时约10-30秒。15.如申请专利范围8的方法,其中上述的通道搀杂之植入为硼植入,离子束能量约介于50-200keV间,植入密度约介于-110{12-110{14离子/公分2。16.如申请专利范围8的方法,更进一步包含下列步骤:在形成上述的通道植入层后,在基底上形成一绝缘层;利用光阻制程定义出源极、汲极及闸极之接触窗的图案;以及利用单向性离子反应蚀刻的方法,透过上述的绝缘层,以蚀刻出上述的接触窗口。图示简单说明:图1显示闸极的临界电压为一MOSFET元件实际通道长度的函数。区线1为理论预测的短通道效应。区线2为实际测得之反短通道效应。图2a-2c为根据习知的制程步骤,在各个阶段的元件结构剖面示意图。图2a的剖面示意图显示一MOSFET元件,经过习知的LOCOS及通道植入等制程步骤的处理。图2b的剖面示意图显示一MOSFET元件,经过习知形成复晶矽闸的制程步骤的处理。图2c的剖面示意图显示一MOSFET元件,经过利用习知的植入形成源/汲极的制程步骤的处理。图3所示为另一习知制程。该制程在厚氧化闸形成后,但在源/汲极植入前,立即做通道阻绝及打通障碍层的植入。图4a-4d为根据本发明的制程步骤,在各个阶段的元件结构剖面示意图。图4a的剖面示意图显示一MOSFET元件,经过本发明的LOCOS及形成复晶矽氧化闸的制程步骤的处理。图4b的剖面示意图显示一MOSFET元件,经过本发明的源/汲极植入的制程步骤的处理。图4c的剖面示意图显示一MOSFET元件,经过本发明的源/汲极植入,以及除去点缺陷的热退火等制程步骤的处理,到达调整临界电压以及打通屏障层的植入等制程步骤。图4d的剖面示意图显示图4c的MOSFET元件,经过了进一步的处理,在源/汲极之形成了一绝缘层并打开了源/汲极的接触孔。 |
