| 主权项 |
1. 动态随机存取记忆体(DRAM)之电容器的制造方法, 系 包含下列步骤: 在半导体基板上(Semiconductor Substrate)形成电性活 动区(Active Area)与场氧化层(Field Oxide); 形成【金氧半场效电晶体】,所述【金氧半场效电 晶体】 含有闸氧化层(Gate Oxide)、闸极(Gate Electrode)、侧 壁子(Spacer)与源极/汲极(Source/Drain); 沈积【第一介电层】并蚀去所述【第一介电层】 以形成位 元线接触窗(Bitline Contact); 形成【位元线】; 沈积【第二介电层】和【第三介电层】以覆盖住 所述【位 元线】,并利用化学机械式磨光技术(Chemical MechanicalPolishing;CMP)平坦化所述【第三介电层】 ; 利用微影技术与蚀刻技术在电容器区域( CapacitorRegion )蚀去所述【第一介电层】、【第二介电层】和【 第三介 电层】以形成【源极接触窗】(Node Contact),后读电 容 器之【电荷储存电极】将透过所述【源极接触窗 】跟【金 氧半场效电晶体】之源极作电性接触; 沈积一层【第一复晶矽层】,所述【第一复晶矽层 】填满 所述【源极接触窗】,并跟【源极】作电性接触; 利用化学机械式磨光技术(CMP)对所述【第一复晶 矽层】 和【第三介电层】作磨光处理,所述【磨光处理】 去除了 一部份的所述【第三介电层】,在【源极接触窗】 内则保 留有【复晶矽柱】(Polysilicon Pillar); 利用微影技术与蚀刻技术在【电容器区域】蚀去 所述【复 晶矽柱】两旁之一部份厚度的所述【第三介电层 】,以在 所述【复晶矽柱 22A】两旁形成【凹沟】(Trench); 沈积一层【第二复晶矽层】,所述【第二复晶矽层 】没有 填满所述【凹沟】; 沈积【第四介电层】,所述【第四介电层 26】填满 所述 【凹沟】; 利用化学机械式磨光技术(CMP)对所述【第四介电 层】、 【第二复晶矽层】和【第三介电层】进行磨光处 理,所述 【磨光处理】终止于所述【复晶矽柱】之上表面 的下方; 去除剩余之所述【第三介电层】和【第四介电层 】,而剩 余之所述【复晶矽柱】和【第二复晶矽层】构成 了电容器 之【电荷储存电极】; 在所述【电荷储存电极】之表面形成一层极薄的 电容器介 电层(Capacitor Dielectric),再形成一层【第三复晶矽 层】,并利用微影技术与蚀刻技术蚀去所述【电容 器介电 层】和【第三复晶矽层】,以形成电容器的上层电 极(Top Electrode)。2. 如申请专利范围第1项所述之制作方 法,其中所述【第 一介电层】是由二氧化矽(Silicon Dioxide)或氮化矽( Silicon Nitride)组成,其厚度介于500到2500埃之间。3. 如申请专利范围第1项所述之制作方法,其中所述 【第 二介电层】是由氮化矽(Silicon Nitride)组成,其厚度 介于500到2500埃之间。4. 如申请专利范围第1项所 述之制作方法,其中所述【第 三介电层】是由二氧化矽(Silicon Dioxide)组成,其厚 度介于5000埃到150000埃之间。5. 如申请专利范围第 1项所述之制作方法,其中所述【第 四介电层】是由二氧化矽(Silicon Dioxide)或氮化矽( Silicon Nitride)组成,其厚度介于1000到3000埃之间。6. 如申请专利范围第1项所述之制作方法,其中所述 【第 一复晶矽层】是以化学汽相沈积法形成,其厚度介 于1000 埃到3000埃之间。7. 如申请专利范围第1项所述之 制作方法,其中所述【第 二复晶矽层】是以化学汽相沈积法形成,其厚度介 于1000 埃到3000埃之间。8. 如申请专利范围第1项所述之 制作方法,其中所述【第 二复晶矽层】是以化学汽相沈积法形成,其厚度介 于1000 埃到2000埃之间。9. 如申请专利范围第1项所述之 制作方法,其中所述【电 容器介电层】是由氮化矽和二氧化矽(NO)所组成, 或由二 氧化矽、氮化矽和二氧化矽(ONO)所组成,或由Ta@ss2O @ ss5所组成,其厚度介于10到100埃之间。图示简单说 明: 图1是传统技艺(Prior Art)之制程剖面示意图,其各层 次 编号义意跟本发明之实施例相同,例如,【电荷储 存电极 27】,【电容器介电层 28】(CapacitorDielectric), 【电容器的上层电极 30】(TopElectrode)。 图2至图10是本发明之实施例的制程剖面示意图( Process |
