首页 产品 黄页 商标 征信
会员服务 注册 登录 
全部
 |
企业名
 |
法人/股东/高管
 |
品牌/产品
 |
地址
 |
经营范围
发明名称 Digital clock buffer circuit providing controllable delay.
摘要
申请公布号 EP0445574(B1) 申请公布日期 1995.09.20
申请号 EP19910102364 申请日期 1991.02.19
申请人 THINKING MACHINES CORPORATION 发明人 HILLIS, W. DANIEL;ABUHAMDEH, ZAHI S.;KUSZMAUL, BRADLEY C.;YANG, SHAW-WEN;WADE, JON P.
分类号 H03K5/135;G06F1/10;G11C11/407;H03L7/00;H03L7/081;H03L7/087;H03L7/089;(IPC1-7):G06F1/10 主分类号 H03K5/135
代理机构 代理人
主权项
地址
您可能感兴趣的专利
©  2024 传众  czvv.com