Basic cell for a channelless gate array device.

摘要

Die Erfindung betrifft eine Basiszelle für eine kanallose Gate-Array-Anordnung (''Sea of Gate'' (SOG)-Array) in einer CMOS- und Bipolar-Technologie kombinierenden Technik, wobei jede Basiszelle wenigstens einen Bipolar-Transistor und mehrere Metalloxyd-Feldeffekttransistoren (MOSFET) umfaßt, deren Gate-Elektroden jeweils zwei Anschlußbereiche aufweisen, die auf gegenüberliegenden Seiten des zugehörigen Source-Drain-Bereiches liegen. Erfindungsgemäß sind in einem zentralen Bereich der Basiszelle ein Bipolar-Transistor als auch MOS-Feldeffekttransistoren vom ersten als auch vom zweiten Kanaltyp angeordnet, wobei auf gegenüberliegenden Seiten dieses zentralen Bereiches jeweils drei parallel zueinander ausgerichtete Reihen von mehreren MOS-Feldeffekttransistoren vorgesehen sind. Hierbei besteht jeweils die erste Reihe aus oxyd-isolierten MOS-Feldeffekttransistoren vom ersten Kanaltyp, die jeweils zweite Reihe aus gate-isolierten MOS-Feldeffekttransistoren vom ersten Kanaltyp und die jeweils dritte Reihe aus ebenfalls gate-isolierten MOS-Feldeffekttransistoren vom zweiten Kanaltyp. Ferner sind jeweils die beiden Anschlußbereiche der Gate-Elektroden der MOS-Feldeffekttransistoren der ersten, zweiten und dritten Reihen in Bezug auf die zur Richtung der Reihen senkrechte Orientierung gegeneinander versetzt angeordnet, wobei die Gate-Elektroden mit deren Anschlußbereichen der zu einer Reihe gehörenden MOS-Feldeffekttransistoren parallel zueinander ausgerichtet sind. Ein mit einer solchen erfindungsgemäßen Basiszelle aufgebautes Gate-Array weist eine hohe Verdrahtbarkeit und eine hohe Durchlässigkeit auf, wobei mit einer solchen Struktur sowohl statische und dynamische Logik-Komponenten als auch Speicher wie RAMs und ROMs und Eingangs-und Ausgangstreiberstufen realisierbar sind.