| 摘要 |
<P>Le dispositif est destiné à fournir une horloge pour un bus externe d'un type série qui comprend un fil d'horloge (clk) et un fil de données (data), dans un système à microprocesseur muni d'une unité centrale (CPU) avec un agencement de bus interne d'adresses (3) et de données (7) connecté à l'unité centrale et à une mémoire de codes opératoires (ROM). <BR/> Selon l'invention, l'horloge du bus externe est obtenue par le fil de plus faible poids du bus d'adresse interne (3), en faisant en sorte que les adresses portées par ce bus d'adresse, pendant une opération d'écriture sur le bus série, soient incrémentées régulièrement d'une unité: ainsi le fil de plus faible poids porte une séquence de UN et de ZERO alternés. A cet effet, la mémoire de codes opératoires (ROM) contient, dans les positions correspondant aux adresses présentes sur le bus d'adresses (3) pendant une opération d'écriture, des codes opératoires destinés à établir la valeur de la donnée sur un port (12) de l'unité centrale, et le fil de données du bus externe série est connecté audit port (12) de l'unité centrale. <BR/> Pour lire des données à partir du bus série, un registre à décalage (SR) est prévu entre le fil de données du bus externe série (data) et le bus de données interne (7) pour introduire des données en parallèle sur ledit bus de données interne, et l'entrée d'horloge (13) de ce registre à décalage est reliée au fil d'horloge du bus série. <BR/> Application: automates de toute nature, pour la commande d'appareils électriques professionnels ou domestiques.</P>
|
