发明名称 数位积体电路
摘要 数位积体电路,明确的说乃是进位预测电路,进位转移级(12)和逻辑网路(10)。进位转移级级(12)使进位先前一级转移至次一后续级,除非其有能提供对称输出之相关逻辑网路(10)予以改变。逻辑网路(10)包括有两个以上之半加算器顺序连接于进位转移级(12)之公共节点(38)与电压供应(50)之间。每一个半加算器包括第一,第二和第三有源转换装置(Ki,Gi和Pi)。各第三有源转换装置(Pi)串联连接于公共节点(38 )与电压供应(50)之间。每一半加算器之第一和第二有源转换装置(Ki,Gi)相串联连接,而串联连接装置之公共接头连接至其相关第三有源装置与次一后续第三有源装置之公共接头或至供应电压连接(50)上。第一和第二转换装置之相对自由端构成为逻辑网路对称输出。各第一转换装置之启动系响应于Ai*Bi=1,其中Ai和Bi系为待相加之相对应有效值之位元,各第二转换装置之启动系响应于Ai+Bi=1,而各第三转换装置之启动系响应于Ai⊕Bi=1。(图1)
申请公布号 TW146133 申请公布日期 1990.11.21
申请号 TW077107235 申请日期 1988.10.19
申请人 飞利浦电泡厂 发明人 伯纳德.亨利克斯.约瑟夫.寇尼利森
分类号 H01L21/00;H03K19/00 主分类号 H01L21/00
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种进位预测电路,包括有进位转移级及 具有与进位转移级相连接之输出之逻辑网 路,其进位转移级包括有第一和第二转换 装置,每一转换装置包括有第一,第二和 第三接端,各转换装置之第一接端相连接 以接受来自前面进位预测电路之补充输入 进位信号,各第二接端连接在一起而构成 一公共节点,各第三接端连接至逻辑网路 各别输出上,各别负载电路与第三接端相 连接以提供对称之输出进位信号;又逻辑 网路包括n组之转换装置,其中n为2以 上之整数,每一组包括有第一,第二和第 三有源转换装置,每一转换装置设有第一 ,第二和第三接端,第一转换装置之第二 接端和第二转换装置之第三接端系连接至 逻辑网路各别输出上,第一转换装置之第 三接端,第二转换装置之第二接端,和第 三转换装置之第三接端皆连接至内部节点 ,第一组第三转换装置之第二接端连接至 所述公共节点上,而第二至第n组第三转 换装置之第二接端其直前一组之内部节点 上,第n组之节点系与供应电压线路相耦 合,每一组转装置在应于待相加之两数 字相对应有效値两位元之Ai,Bi逻辑相 加,逻辑结果Ai*,Bi施加至第一转换装 置之第一接端,逻辑结果Ai+Bi施加至第 二转换装置之第一接端,而逻辑结果Ai Bi=1施加至第三转换装置之第一接端。2.根据申请 专利范围第1项所述之电路,其 中,逻辑网路之第一,第二和第三转换装 置包括NMOS电晶体。3.根据申请专利范围第1或2项 所述之电路 ,其中,进位转移级之第一和第二有源转 换装置包括双极电晶体,其射极连接至公 共节点。4.根据申请专利范围第1或2项所述之电路 ,其第一和第二有源转换装置包括NMOS电 晶体,其源极连接至公共节点。5.根据申请专利范 围第1或2项所述之电路 ,其中,第一和第二有效转换装置包括其 射极与公用节点相连接之双极电晶体,或 其源极与公用节点相连接之NMOS电晶体, 负载电路系为电阻性,而输出所载送信号 系由第一和第二有效转换装置中之第三接 端所衍生。6.根据申请专利范围第1或2项所述之电 路 ,其中,申请专利范围新第5项中之特点 部份,恒定电流源使第n组内之内部节点 与所述之供应电压线相连接。7.根据申请专利范 围第4项所述之电路,其 中,进位转移级之负载电路包括各别第一 和第二PMOS电晶体,其源一吸极经路系连 接于第一和第二转换装置之各别第三接端 与另一电压供应线之间,又其中,第一和 第二PMOS电晶体之闸极系与所述之第二和 第一有源转换装置之第三接端相交叉耦合 者。8.根据申请专利范围第4项所述之电路,其 进位转换级各别负载电路包括连接于第一 和第二有源转换装置之各别第一接端与另 一供应电压线之间之各别第一和第二叠接 连接之PMOS和NMOS电晶体,所述负载电路 之第一和第二NMOS电晶体闸极系连接至基 准电压源上,第一和第二PMOS定晶体之闸 极系与第二和第一有源转换装置之第三接 端相相交叉耦合,又其中之对称输出进位 信号系由PMOS和NMOS电晶体之公共连接上 所导出着。9.根据申请专利范围第1或2项所述之电 路 ,其中,第一和第二有效转换装置包括其 射极与公用节点连接之双极电晶体或其 源极与公用节点相连接之NMOS电晶体,恒 定电流源使第N组内之内部节节点与所述 之供应电压源相连接。
地址 荷兰