| 摘要 |
<P>La présente invention concerne un multiplieur de deux valeurs binaires X et Y à très grand nombre q de bits dans lequel il est prévu des mémoires stockant les nombres X et Y et un registre de résultat MR, X s'exprimant comme la séquence de bits (xq - 1 ... xj ... x0 ), ce multiplieur mettant en oeuvre l'algorithme consistant à effectuer séquentiellement de j = q - 1 à j = 0 les additions 2R + xj Y et à placer à chaque fois le résultat dans le registre de résultat MR. Dans ce multiplieur les aditionneurs sont groupés en n blocs de m bits (avec n X m = q), m étant choisi pour que la durée de transfert de retenue dans un bloc soit inférieure à une période d'horloge. Chaque bloc comprend une première et une deuxième ligne d'additionneurs élémentaires formant des cellules C1 à Cm + 1 associées à chaque paire de bits à additionner.</P><P>Ce multiplieur est tout particulièrement adapté à la réalisation des opérations XYmodN et X**SmodN.</P>
|
