DATA DECODING CIRCUIT INCLUDING PHASE-LOCKED LOOP TIMING

摘要

Circuit de décodage de données reçevant un signal d'entrée, comprenant une sequence d'impulsions, et produisant un signal de sortie de données numériques ainsi que des signaux de chronométrage en réaction à celui-ci. Le circuit comprend une boucle à verrouillage de phase produisant des signaux de synchronisation en réaction au signal d'entrée ainsi qu'un signal décalage provenant d'un circuit de séparation de données. Le circuit séparateur de données produit le signal de sortie de données numériques et le signal de décalage, lequel mesure le degré de corrélation entre le signal d'entrée tel qu'il est reçu par le séparateur de données et le signal de synchronisation provenant de la boucle à verrouillage de phase, évitant ainsi la nécessité de faire correspondre étroitement le circuit séparateur de données à la boucle à verrouillage de phase.