发明名称 Method and circuit arrangement for assuring the bit synchronization of a data block in a receiver.
摘要 <p>Zur Synchronisation ist es bekannt, vor dem Datenblock und zeitlich nacheinander eine erste Bitfolge mit alternierender 0/1-Folge zur Ermittlung des Bittakts und eine zweite Bitfolge zur Ermittlung der Blocksynchronisation durch Korrelation zu senden. Bei bekannten Verfahren zur Ermittlung des Bittakts wird der Phasenbereich der einzelnen Bits des empfangenen Digitalsignals in einzelne Teilbitintervalle unterteilt und durch Bestimmung der Anzahl von Flanken in diesen Teilbitintervallen die Phasenlage des Bittakts bestimmt. Zur Vermeidung, daß insbesondere bei einer Übertragung über Funkübertragungsstrecken Fading und Phasenjitter den Bitsynchronismus beeinflussen, werden empfangsseitig N phasenverschobene Takte gleicher Taktfrequenz erzeugt, mittels welchen die erste Bitfolge abgetastet wird. Als phasensynchroner Bittakt wird jener Takt genommen, für den die Abtastwert-Wechsel der ersten Bitfolge während eines vorgebbaren Zeitintervalls mit einer vorgebbaren Mindestanzahl festgestellt werden.</p>
申请公布号 EP0256595(A2) 申请公布日期 1988.02.24
申请号 EP19870201487 申请日期 1987.08.05
申请人 PHILIPS PATENTVERWALTUNG GMBH;N.V. PHILIPS' GLOEILAMPENFABRIEKEN 发明人 TASTO, MANFRED, PH. D.;RANNER, GEORG, ING. GRAD.;BLASIUS, RAINER, DIPL.-ING. (FH);BEHR, CHRISTIAN, DIPL.-ING. (FH)
分类号 H04B7/26;H04L7/02;H04L7/033;H04L7/04;H04L7/08 主分类号 H04B7/26
代理机构 代理人
主权项
地址