| 摘要 |
<p>L'invention concerne un système de test de la défaillance ou du bon fonctionnement d'un circuit à composants logiques. Le système comprend un générateur (G) dont les sorties sont respectivement reliées aux entrées de simulation des composants, pour leur appliquer des signaux de simulation présentant un premier ou un second état logique, et des moyens de test (MT) reliés à la sortie du circuit et capables de repérer le niveau logique du signal de sortie de ce circuit. Les moyens de test comprennent un compteur (CPR) ayant un entrée de chargement d'une valeur prédéterminée correspondant aux nombre de composants à simuler dans le circuit testé, et un autre compteur (CPL) relié à des sorties du générateur pour recevoir un signal (RAZL) de remise à O et des impulsions d'increméntation. Ces moyens comprennent aussi des moyens de repérage (ET8,36) du niveau logique du signal de sortie du circuit. Application aux tests de circuits à composants logiques.</p> |
