| 摘要 |
Porte logique (14) pourvue de transistors d'entrée (QA, QB) possédant chacun une électrode de collecteur en un premier point nodal (1) (servant de point nodal de sortie de signaux), une électrode d'émetteur en un deuxième point nodal (2) auquel sont couplés tous les émetteurs et une électrode de base recevant un signal binaire logique d'entrée, et pourvue en outre d'une résistance de charge (RL) entre le premier point nodal (1) et un couplage à une tension d'alimentation (VCC). L'amélioration est constituée par le fait que des organes (16) permettent de réguler le courant de l'émetteur au niveau du deuxième point nodal (2) en réaction à la tension sur le premier point nodal (1), afin d'empêcher la saturation des transistors d'entrée (QA, QB) et d'augmenter la vitesse de commutation de la porte logique (14). Les organes de régulation (16) du courant de l'émetteur peuvent comprendre un transistor de régulation de courant (Q5) couplé entre le deuxième point nodal (2) et une référence de terre, l'électrode de base du transistor étant couplée par l'intermédiaire d'un troisième point nodal (3) à un organe de polarisation (RF) couplé au premier point nodal. Le transistor de régulation de courant (Q5) peut être un transistor Schottky, c'est à dire un transistor avec une diode Schottky (D1) couplée entre l'électrode de base et l'électrode de collecteur. L'organe de polarisation peut être une résistance de réaction (RF) couplée entre le premier point nodal (1) et le troisième point nodal (3). La tension aux bornes de la résistance de réaction (RF) peut être bloquée pour limiter la plage de tensions. |
