| 摘要 |
Le circuit et le procédé ci-décrits permettent d'introduire un retard dans le temps dans le système numérique aux basses et aux moyennes fréquences, et d'ajouter des quantités décroissantes de retard dans le temps aux hautes fréquences de manière à produire dans le système numérique un retard dans le temps général composite qui est relativement constant sur toute sa plage de fréquences de fonctionnement. L'égaliseur de retard utilisé pour obtenir une telle compensation du retard se compose de sections d'égaliseurs de retard actif (61), (63), (65) qui sont non-interactives et accordables indépendamment par rapport à la fréquence centrale de chaque section et à Q. Une section d'égaliseur de retard actif (63), (65) ayant une fonction de transfert passe-bande de deuxième ordre comprend un amplificateur opérationnel (29) possédant une résistance d'entrée (31) et une résistance de réaction (33) reliée à son entrée inverseuse et un réseau à double T (37) relié à son entrée non inverseuse. Le double T est un double T alimenté pour la variable Q, et forme un égaliseur de retard. |
