| 主权项 |
1.一种位移暂存器,系具有用来位移一起始脉冲和 输出一已被位移的该起始脉冲至下一阶段(stage)的 复数个阶段,复数个阶段的每一个包含: 一拉高(pull-up)电晶体,系在一第一节点的控制下提 供一第一时脉讯号至一输出线; 一拉低(pull-down)电晶体,系在一第二节点的控制下 提供一第一驱动电压至该输出线; 一控制器,系用来控制该第一节点和该第二节点; 以及 一补偿电容,系设置于该第一节点与一第二时脉讯 号的一输出线之间,该第二时脉讯号不同于该第一 时脉讯号。 2.如申请专利范围第1项所述之位移暂存器,其中该 补偿电容其电容大于一寄生电容。 3.如申请专利范围第1项所述之位移暂存器,其中在 沿着(along)经由已被浮动的一寄生电容所转换的该 第一时脉讯号的一调整电压(transition voltage)在该 第一节点的一电压位准有变动之前或大约同时,沿 着该第二时脉讯号的该调整电压的相反方向上在 该第一节点的一电压位准有变动(vary)。 4.如申请专利范围第1项所述之位移暂存器,其中该 控制器包含: 一第一电晶体,系用来对该第二时脉讯号有反应的 情况下提供该起始脉冲至该第一节点; 一第二电晶体,系用来对该第二时脉讯号有反应的 情况下提供一第二驱动电压至该第二节点; 一第三电晶体,系用来对该第一时脉讯号有反应的 情况下提供该第一驱动电压至该第二节点;以及 一第四电晶体,系用来对在该第一节点的电压有反 应的情况下提供该第一驱动电压至该第三电晶体 。 5.如申请专利范围第1项所述之位移暂存器,其中该 位移暂存器是在一玻璃基板上形成。 6.如申请专利范围第1项所述之位移暂存器,其中每 个阶段进一步包含: 一第二拉高电晶体,系被一第三节点所控制,且以 平行于该第一拉高电晶体的方式设置于该输出线 和该第一驱动电压的一供应线之间。 7.如申请专利范围第1项所述之位移暂存器,其中该 控制器包含: 一第一节点控制器,系用来对该第二时脉讯号有反 应的情况下提供该起始脉冲至该第一节点; 一第二节点控制器,系用来对该第一时脉讯号和该 第二时脉讯号有反应的情况下选择性地提供在一 第四节点的电压和一第一驱动电压; 一第三节点控制器,系用来对该第一时脉讯号和该 第二脉讯号有反应的情况下以相反于该第二节点 的方式提供该第四节点的电压和第二驱动电压;以 及 一第四节点控制器,系用来对在该第一时脉讯号、 该第二时脉讯号和在该第一节点的电压有反应的 情况下选择性地提供该第一驱动电压和该第二驱 动电压至该第四电晶体。 8.如申请专利范围第7项所述之位移暂存器,其中该 第一节点控制器包含用来对该第二时脉讯号有反 应的情况下提供该起始脉冲到该第一节点的一第 一电晶体。 9.如申请专利范围第7项所述之位移暂存器,其中该 第四节点控制器包含: 一第二电晶体,系用来对该第二时脉讯号有反应的 情况下提供一第二驱动电压到该第四节点; 一第三电晶体,系用来对该第一时脉讯号有反应的 情况下提供一第二驱动电压到该第四节点;以及 一第四电晶体,系用来对在该第一节点的电压有反 应的情况下提供一第一驱动电压到该第四节点。 10.一种驱动位移暂存器的方法,该位移暂存器具有 复数个用来用来位移一起始脉冲和输出一已被位 移的该起始脉冲至下一阶段(stage)的复数个阶段, 复数个阶段的每一个包含在一第一节点的控制下 提供一第一时脉讯号至一输出线的一拉高(pull-up) 电晶体、在一第二节点的控制下提供一第一驱动 电压至该输出线的一拉低(pull-down)电晶体、用来 控制该第一节点和该第二节点的一控制器、设置 于该第一节点与一第二时脉讯号的一输出线之间 的一补偿电容,该第二时脉讯号不同于该第一时脉 讯号,该方法包含: 浮动该第一节点;以及 变动在已经浮动的该第一节点的电压,此系在沿着 经由该补偿电容所转换的该第二时脉讯号的一调 整电压(transition voltage)的一相反方向(opposite direction)上进行的。 11.如申请专利范围第10项所述之方法,其中变动在 该第一节点的电压的步骤,系在沿着经由该拉高电 晶体的寄生电容所转换的该第一时脉讯号的一调 整电压而在已浮动的该第一节点上有变动电压的 之前或大约同时执行此步骤的。 12.一种用来驱动液晶显示面板装置的驱动装置,该 装置包含一位移暂存器,该位移暂存器系具有用来 位移一起始脉冲和输出一已被位移的该起始脉冲 至下一阶段(stage)的复数个阶段,该些复数个阶段 的每一个包含: 一拉高(pull-up)电晶体,系在一第一节点的控制下提 供一第一时脉讯号至一输出线; 一第一拉低(pull-down)电晶体,系在一第二节点的控 制下提供一第一驱动电压至该输出线; 一控制器,系用来控制该第一节点和该第二节点; 以及 一补偿电容,系设置于该第一节点与一第二时脉讯 号的一输出线之间,该第二时脉讯号不同于该第一 时脉讯号。 13.如申请专利范围第12项所述之驱动装置,其中该 位移暂存器是在一玻璃基板上形成。 14.如申请专利范围第12项所述之驱动装置,其中该 些阶段的每个输出线均连接至该液晶显示面板的 一闸线。 15.一种位移暂存器,系具有用来位移一起始脉冲和 输出一已被位移的该起始脉冲至下一阶段(stage)的 复数个阶段,该些复数个阶段的每一个包含: 一拉高(pull-up)电晶体,系在一第一节点的控制下提 供一第一时脉讯号至一输出线; 一拉低(pull-down)电晶体,系在一第二节点的控制下 提供一第一驱动电压至该输出线; 一控制器,系用来控制该第一节点和该第二节点; 以及 一补偿电路,系连接至该第一节点,该补偿电路选 择性地提供该第一驱动电压至该第一节点。 16.如申请专利范围第15项所述之位移暂存器,其中 该补偿电容选择性地防止该第一节点有被浮动( floated)。 17.如申请专利范围第15项所述之位移暂存器,其中 当该第一节点被浮动时,该补偿电容提供该第一驱 动电压至该第一节点。 18.如申请专利范围第15项所述之位移暂存器,其中 该补偿电路包含: 一第一补偿电晶体,系用来在该第二驱动电压的控 制下,提供该至一第第一时脉讯号三节点; 一第二补偿电晶体,系用来在该第三节点的电压的 控制下,提供该第一驱动电压至一第一节点;以及 一第三补偿电晶体,系用来在该第三节点的电压的 控制下,提供该第一驱动电压至一第三节点。 19.如申请专利范围第15项所述之位移暂存器,其中 该补偿电路包含: 一第一补偿电晶体,系在该第一时脉讯号的控制下 ,提供一第二驱动讯号至一第三节点; 一第二补偿电晶体,系在该第三节点的电压的控制 下,提供该第一驱动电压至该第一节点;以及 一第三补偿电晶体,系在该第三节点的电压的控制 下,提供该第一区度电压至第三节点。 20.如申请专利范围第15项所述之位移暂存器,其中 该补偿电路包含: 一第一补偿电晶体,系在该第一时脉讯号的控制下 ,提供一第一时脉讯号至一第一节点; 一第二补偿电晶体,系在该第三节点的电压的控制 下,提供该第一驱动电压至该第一节点;以及 一第三补偿电晶体,系在该第三节点的电压的控制 下,提供该第一区度电压至第三节点。 21.一种位移暂存器的驱动方法,该位移暂存器系具 有用来位移一起始脉冲和输出一已被位移的该起 始脉冲至下一阶段(stage)的复数个阶段,该些复数 个阶段的每一个包含在一第一节点的控制下提供 一第一时脉讯号至一输出线之一拉高(pull-up)电晶 体、在一第二节点的控制下提供一第一驱动电压 至该输出线之一拉低(pull-down)电晶体、用来控制 该第一节点和该第二节点之一控制器和连接至该 第一节点之一补偿电路,该驱动方法包含: 藉着该补偿电路选择性地提供该第一驱动电压至 该第一节点。 22.如申请专利范围第21项所述之驱动方法,其中该 第一驱动电压系被选择性地提供予该第一节点,藉 此防止该第一节点被浮动。 23.如申请专利范围第21项所述之驱动方法,其中于 选择性地提供该第一驱动电压至该第一节点之步 骤中,系在该第一节点被浮动时而执行。 24.一种用来驱动液晶显示面板装置的驱动装置,该 装置包含一位移暂存器,该位移暂存器系具有用来 位移一起始脉冲和输出一已被位移的该起始脉冲 至下一阶段(stage)的复数个阶段,该些复数个阶段 的每一个包含: 一拉高(pull-up)电晶体,系在一第一节点的控制下提 供一第一时脉讯号至一输出线; 一拉低(pull-down)电晶体,系在一第二节点的控制下 提供一第一驱动电压至该输出线; 一控制器,系用来控制该第一节点和该第二节点; 以及 一补偿电路,系连接至该第一节点,该补偿电路选 择性地提供该第一驱动电压至该第一节点。 25.如申请专利范围第24项所述之驱动装置,其中该 位移暂存器是在一玻璃基板上形成。 26.如申请专利范围第24项所述之驱动装置,其中该 些阶段的每个输出线均连接至该液晶显示面板的 一闸线。 图式简单说明: 第1图为习知双相(two-phase)位移暂存器的结构( configuration)示意图。 第2图为第1图中一个阶段(stage)之电路示意图。 第3图为第2图所示之阶段(stage)的驱动波形示意图 。 第4图为本发明位移暂存器中的一个阶段之电路示 意图。 第5图为第4图的阶段之驱动波形示意图。 第6图为本发明另一位移暂存器中一个阶段之电路 示意图。 第7图为第6图所示之阶段(stage)的驱动波形示意图 。 第8A图和第8B图为在如第6图所示之阶段中的补偿 电容CC的影响下之驱动波形示意图。 第9图为本发明另一位移暂存器中一个阶段之电路 示意图。 第10图为第9图所示之阶段(stage)的驱动波形示意图 。 第11图为本发明另一位移暂存器中一个阶段之电 路示意图。 第12图为本发明另一位移暂存器中一个阶段之电 路示意图。 |
