开路位线之间具有共用读出放大器的半导体存储装置

摘要

一种半导体动态随机读取存储装置具有平行排列的第一开路位线(BL0－BL3)和分别与第一开路位线相配的第二开路位线(CBL0－CBL3)以便形成位线对和一个在位线对之间共用的读出放大器(SA11),以便增加表示从位线对顺序提供的数据位的电位差的大小,当完成读出放大时表示数据位的高或低电平都被提供给所选择的位线对的两个第一和第二位线,从而均衡相邻开路位线上的电感应。

主权项

1.一种半导体存储装置，包括：形成至少两个第一存储单元子阵列(CL0-CL3/CL10-CL13)并分别存储数据位的多个第一可寻址存储单元，用于从至少两个所述第一可存储单元子阵列中的一个中选择某个第一可寻址存储单元并有选择地连接到所述多个第一可寻址存储单元的多个字线(WL0/WL1/WLn/WLn+1)，至少一个具有一个第一节点和一个第二节点的用于放大表示所述第一节点和所述第二节点之间一个数据位的电位差的第一读出放大器(SA11)，多个第一位线(BL0-BL3)，有选择地连接到至少两个所述第一存储单元子阵列之一(CL0-CL3)的第一可寻址存储单元，并提供连接在所述某个第一可寻址存储单元和所述至少一个第一读出放大器(SA11)的所述第一节点之间的第一信号传播途径的基本部分，多个第二位线(CBL0-CBL3)，有选择地连接到至少两个所述第一存储单元子阵列的另一个(CL10-CL13)的第一可寻址存储单元，并提供连接在所述某个第一可寻址存储单元和至少一个所述第一读出放大器(SA11)的所述第二节点之间的第二信号传播途径的基本部分，并且分别与多个第一位线相配对以构成第一位线对，一个形成所述第一信号传输路径的第一附加部分并且有选择地将所述多个第一位线(BL0-BL3)连接到至少一个所述第一读出放大器(SA11)的所述第一节点的第一传输门阵列(12a)，以及一个形成所述第二信号传输路径的第二附加部分并且有选择地将所述多个第二位线连接到至少一个所述第一读出放大器(SA11)的所述第二节点的第二传输门阵列(12c)，其特征在于还包括一个插入到所述第一信号传输路径并在接通状态和断开状态之间改变的第一切换装置(SW1)，一个插入到所述第二信号传输路径并在接通状态和断开状态之间改变的第二切换装置(SW3)，和一个控制器(13；23；33)，它连接到所述第一传输门阵列(12a)，所述第二传输门阵列(12c)，所述第一切换装置(SW1)和所述第二切换装置(SW3)并使所述第一传输门阵列(12a)和所述第二传输门(12c)阵列将所述第一位线对(BL0/CBL0至BL3/CBL3)顺序连接到所述至少一个第一读出放大器(SA11)的所述第一和第二节点，并且独立地在所述接通状态和所述断开状态之间控制所述第一切换装置(SW1)和所述第二切换装置(SW3)，以便将所选择的一个所述第一位线对的第一或第二位线与相应的至少一个所述第一读出放大器(SA11)的第一或第二节点电隔离。