| 主权项 |
1.一种P型通道电源MIS场效电晶体,系包含有表面实 质上为(110)面之具有矽区域的基板;设在该表面上 之闸极绝缘膜;及设在该闸极绝缘膜上之闸极,且 前述矽区域至少作为通道用的P型通道MIS场效电晶 体,其特征在于: 前述闸极绝缘膜的厚度为200~1500埃,且前述闸极绝 缘膜之中,至少与前述矽区域表面接触之接触部含 有氩、氪或氙,并且前述P型通道MIS场效电晶体之 源极与闸极间之耐受电压在10伏特以上。 2.如申请专利范围第1项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之中,至少与前述矽区域 表面相接之接触部之氩、氪或氙之含有量系表面 密度在51011cm-2以下。 3.如申请专利范围第1项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之氩、氪或氙之含有量在 前述闸极绝缘膜与前述闸极相接之界面为最大,且 朝前述闸极绝缘膜与前述矽区域表面相接之界面 逐渐减少。 4.如申请专利范围第1项之P型通道电源MIS场效电晶 体,其中前述P型通道电源MIS场效电晶体之闸极阈 电压,与具有不含氩、氪或氙之闸极绝缘膜且在表 面为(100)面之矽区域形成有闸极绝缘膜及闸极之P 型通道MIS场效电晶体的闸极阈电压实际上相同。 5.如申请专利范围第1项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之中,至少与前述矽区域 表面相接之接触部是由氧化矽膜、氮氧化矽膜或 氮化矽膜所构成者。 6.如申请专利范围第5项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之中,至少与前述矽区域 表面相接之接触部是利用氧自由基使前述矽区域 表面氧化之厚度100nm以下的氧化矽膜。 7.如申请专利范围第5项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之中,至少与前述矽区域 表面相接之接触部是利用氮自由基或NH自由基使 前述矽区域表面氮化之厚度100nm以下的氮化矽膜 。 8.如申请专利范围第5项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之中,至少与前述矽区域 表面相接之接触部是利用氮自由基或NH自由基及 氧自由基使前述矽区域表面氮氧化之厚度100nm以 下的氮氧化矽膜。 9.如申请专利范围第5项之P型通道电源MIS场效电晶 体,其中前述闸极绝缘膜之中,除与前述矽区域表 面相接之前述接触部以外之部分,含有藉CVD形成的 氧化矽膜、氮氧化矽膜、及氮化矽膜之中至少一 者。 10.如申请专利范围第1项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜是利用用以产生微波激 发之稀有气体与绝缘膜形成气体之混合气体电浆 来形成者。 11.如申请专利范围第10项之P型通道电源MIS场效电 晶体,其中前述稀有气体是氩、氪或氙之中至少一 者,而前述绝缘膜形成气体是含有氧、氮、氨之中 至少一者的气体。 12.一种P型通道电源MIS场效电晶体,系包含有表面 实质上为(110)面之具有矽区域的基板;设在该表面 上之闸极绝缘膜;及设在该闸极绝缘膜上之闸极, 且前述矽区域至少作为通道用的P型通道MIS场效电 晶体,其特征在于: 前述矽表面之表面粗糙度若以中心线平均粗糙度( Ra)来表示,系在0.15nm以下,而源极与闸极间之耐受 电压在10伏特以上。 13.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜之中,至少与前述矽区 域表面接触之接触部含有氩、氪或氙。 14.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述矽表面之表面粗糙度Ra在0.11nm以下 。 15.如申请专利范围第14项之P型通道电源MIS场效电 晶体,其中前述矽表面之表面粗糙度Ra在0.09nm以下 。 16.如申请专利范围第15项之P型通道电源MIS场效电 晶体,其中前述矽表面之表面粗糙度Ra在0.07nm以下 。 17.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述中心线平均粗糙度Ra在0.02nm以上。 18.如申请专利范围第1项之P型通道电源MIS场效电 晶体,其中前述实质上具有(110)面之矽表面是(110) 面、(551)面、(311)面、(221)面、(553)面、(335)面、( 112)面、(113)面、(115)面、(117)面、(331)面、(221)面 、(332)面、(111)面、及(320)面之中之任一面。 19.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述实质上具有(110)面之矽表面是(110) 面、(551)面、(311)面、(221)面、(553)面、(335)面、( 112)面、(113)面、(115)面、(117)面、(331)面、(221)面 、(332)面、(111)面、及(320)面之中之任一面。 20.如申请专利范围第1项之P型通道电源MIS场效电 晶体,其中前述实质上具有(110)面之矽表面是(110) 面或(551)面。 21.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述实质上具有(110)面之矽表面是(110) 面或(551)面。 22.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜之中,至少与前述矽表 面相接之接触部是由含有氧化矽膜、氮化矽膜、 及氮氧化矽膜之中至少一者之膜所构成。 23.如申请专利范围第22项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜除前述接触部以外之部 分包含有高介电膜,且该高介电膜具有以下其中至 少一者: 含有选自于Hf、Zr、Ta、Ti、La、Co、Y、Al之中至少 一种元素的金属矽酸盐; 含有选自于Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、 Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr 、Ba之中至少一种元素的金属氧化物; 含有选自于Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、 Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr 、Ba之中至少一种元素的金属氮化物;及 含有选自于Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、A1、 Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr 、Ba之中至少一种元素的金属氮氧化物。 24.如申请专利范围第23项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜除前述接触部以外之部 分是由含有氧化矽膜、氮化矽膜、氮氧化矽膜、 及前述高介电膜之中至少一者之膜所构成。 25.如申请专利范围第13项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜之中,至少与前述矽区 域表面相接之接触部之氩、氪或氙之含有量在51 011cm-2以下。 26.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜之中,至少与前述矽区 域表面接触之接触部,系在含有氧自由基和氮自由 基之中至少一者之环境气体中,藉用以使前述矽表 面氧化之氧化处理步骤及用以使前述矽表面氮化 之氮化处理步骤其中任一步骤,或者藉前述氧化处 理步骤与前述氮化处理步骤的同时并行处理来形 成者。 27.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜包含有利用用以产生微 波激发之稀有气体与绝缘膜形成气体之混合气体 电浆来形成之部分。 28.如申请专利范围第27项P型通道电源MIS场效电晶 体,其中前述稀有气体是氪、氙及氩之中至少一者 ,而前述绝缘膜形成气体是含有氨、氮、氧之中至 少一者的气体。 29.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中在形成源极区域、汲极区域、通道区域 、及闸极绝缘膜之前,先藉OH浓度低之RCA洗净步骤 来洗净前述矽表面。 30.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中用以处理前述矽表面之液体之pH値在7以 下。 31.如申请专利范围第30项之P型通道电源MIS场效电 晶体,其中在形成源极区域、汲极区域、通道区域 、及闸极绝缘膜之前,先藉包括抑制OH产生之超音 波洗净之洗净步骤来洗净前述矽表面。 32.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中在形成源极区域、汲极区域、通道区域 、及闸极绝缘膜之前,先藉洗净步骤来洗净前述矽 表面,且该洗净步骤包含有: 第1步骤,利用含有臭氧之纯水进行洗净; 第2步骤,一边赋与频率500kHz以上之振动,一边利用 含有HF、已除气H2O、及界面活性剂之洗净液进行 洗净; 第3步骤,利用含有臭氧之H2O进行洗净; 第4步骤,利用含有HF及已除气H2O之洗净液进行洗净 ,俾除去在该第3步骤时所形成之氧化膜;及 第5步骤,利用添加有氢之H2O进行洗净。 33.如申请专利范围第32项之P型通道电源MIS场效电 晶体,其中前述第2步骤及第4步骤之已除气H2O是将H 2O除气后再添加氢而形成之H2O。 34.如申请专利范围第33项之P型通道电源MIS场效电 晶体,其中前述第2步骤及第4步骤之已除气H2O之溶 氧浓度在100ppb以下。 35.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中在形成源极区域、汲极区域、通道区域 、及闸极绝缘膜之前,一边赋与频率500kHz以上之振 动,一边藉HF及于溶氧浓度在100ppb以下之H2O中添加 氢的洗净液来洗净前述矽表面。 36.如申请专利范围第32项之P型通道电源MIS场效电 晶体,其中从前述矽表面之洗净开始到洗净结束为 止,系在处理药液及前述矽表面不会接触到空气之 装置中进行处理。 37.如申请专利范围第35项之P型通道电源MIS场效电 晶体,其中从前述矽表面之洗净开始到洗净结束为 止,系在处理药液及前述矽表面不会接触到空气之 装置中进行处理。 38.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述矽表面在洗净步骤后,进行表面平 坦化处理,而该表面平坦化处理包含有在含有氧自 由基之环境气体中于前述矽表面形成牺牲氧化膜 的步骤;及剥离该牺牲氧化膜的步骤。 39.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述矽表面在洗净步骤后,进行表面平 坦化处理,而该表面平坦化处理是反覆期望次数之 包含有施行使用湿式气体之氧化处理以形成氧化 膜之第1步骤;及回蚀刻该氧化膜到预定厚度之第2 步骤的2个步骤之后,藉含有HF之水溶液来剥离该氧 化膜。 40.如申请专利范围第1项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜之厚度是200至1500埃。 41.如申请专利范围第12项之P型通道电源MIS场效电 晶体,其中前述闸极绝缘膜之厚度是200至1500埃。 42.一种开关电路,系申请专利范围第1项之P型通道 电源MIS场效电晶体之源极或汲极之其中之一直接 或间接连接电源,且源极或汲极之另一者连接负载 ,并且闸极连接用以施加可接通或切断前述P型通 道电源MIS场效电晶体之驱动讯号的装置。 43.一种开关电路,系申请专利范围第12项之P型通道 电源MIS场效电晶体之源极或汲极之其中之一直接 或间接连接电源,且源极或汲极之另一者连接负载 ,并且闸极连接用以施加可接通或切断前述P型通 道电源MIS场效电晶体之驱动讯号的装置。 44.如申请专利范围第42项之开关电路,其中前述电 源之额定电压在12伏特以上。 45.如申请专利范围第43项之开关电路,其中前述电 源之额定电压在12伏特以上。 46.如申请专利范围第42项之开关电路,其中前述用 以施加驱动讯号之装置包含有双极电晶体。 47.如申请专利范围第43项之开关电路,其中前述用 以施加驱动讯号之装置包含有双极电晶体。 图式简单说明: 第1图是显示本发明第1实施例中,可形成场效电晶 体之(110)面方位之矽基体结晶构造的概略图。 第2图是显示本发明第1实施例中,于(110)面内形成 场效电晶体时,电晶体迁移率对配置方向之依存性 的图。 第3A、B图是显示本发明第1实施例与习知之场效电 晶体之汲极电流-汲极电压特性的图。 第4A、B图是显示本发明之P型通道MOS电晶体与习知 P型通道MOS电晶体之互导-闸极电压特性的图。 第5A~H图是显示为本发明第1实施例之P型通道电源 MIS场效电晶体之制造方法的步骤截面图。 第6图是显示本发明第1实施例之场效电晶体之制 造步骤所使用之微波激发电浆装置概略结构的截 面图。 第7图是当矽结晶面方位改变时,氧化矽膜厚对形 成时间之依存性的图。 第8图是显示使用本发明第1实施例之P型通道电源 MIS场效电晶体之开关电路结构的电路图。 第9图是显示使用本发明第1实施例之P型通道电源 MIS场效电晶体之另一开关电路结构的电路图。 第10图是显示研究矽表面之中心线平均粗糙度与 界面光谱之间关系之模拟结果的图。 第11A~J图是显示为本发明第4实施例之P型通道电源 MIS场效电晶体之制造方法的步骤截面图。 第12图是用以说明使用本发明第4实施例之制造方 法而获得之效果的图,显示氧化方法对矽表面平坦 化之依存性。 第13图是用以说明矽表面之中心线平均粗糙度与 电子迁移率之间关系的图。 第14A~J图是显示为本发明第5实施例之P型通道电源 MIS场效电晶体之制造方法的步骤截面图。 第15图是本发明第5实施例所使用之(551)面之原子 阶梯的模式图。 第16图是显示本发明第6实施例之制造方法之第2步 骤中,氧化矽膜回蚀刻时之残膜量与中心线平均粗 糙度之间关系的图。 第17图是显示本发明第6实施例所施行之第1步骤及 第2步骤的反覆次数与中心线平均粗糙度之间关系 的图。 第18图是显示本发明第7实施例之表面平坦性维持 方法之效果的图。 第19A~D图是显示本发明第8实施例之制造方法的步 骤截面图。 第20A、B图是显示本发明第8实施例之制造方法的 步骤截面图。 第21图是显示习知开关电路之结构的电路图。 第22图是显示习知另一开关电路之结构的电路图 。 第23图是显示习知P型通道MOS电晶体之特性的图。 |
