一种处理器多路供电电源上下电顺序的控制电路及其方法

摘要

本发明公开了一种处理器多路供电电源上下电顺序的控制电路及其方法，电路包括DC‑DC转换芯片和对三路输出电源下电顺序进行控制的CPU；CPU的三根口线分别与DC‑DC转换芯片的三路使能管脚相连接；所述总供电电源的输出回路上并联有电容器C1。控制方法：首先增大电容器C1的电容值；总供电电源的电压降低到一半时，每隔设定的时间依次拉低三根口线，使三路使能管脚的信号依次拉低，就实现了三路输出电源下电顺序的控制。本发明在上电顺序控制电路的基础上实现了多路供电电源下电顺序控制，有效的防止了复杂处理器在下电过程中被损坏的可能性。

主权项

一种处理器多路供电电源上下电顺序的控制电路，包括将总供电电源转换成三路输出电源OUT1、OUT2、OUT3的DC‑DC转换芯片，其特征在于，还包括对三路输出电源OUT1、OUT2、OUT3下电顺序进行控制的CPU；所述CPU的三根口线IO_0、IO_1、IO_2分别与DC‑DC转换芯片的三路使能管脚EN1、EN2、EN3相连接，CPU的模拟采样通道AD0与DC‑DC转换芯片的IN端相连接；所述DC‑DC转换芯片的IN端接总供电电源的输出端；所述总供电电源的输出回路上并联有电容器C1；所述CPU实时测量总供电电源电压，在总供电电源下电时依次拉低DC‑DC转换芯片的三路使能管脚EN1、EN2、EN3，使三路输出电源OUT1、OUT2、OUT3依次下电。