| 主权项 |
1.一种记忆胞阵列制造方法,至少包括下列步骤:(a)在一半导体基底上形成复数个渠沟;(b)在该半导体基底上形成一第一绝缘层,用以填满该复数个渠沟;(c)去除在该半导体基底上的该第一绝缘层,留下填满的该复数个渠沟,形成复数个绝缘塞;(d)在该半导体基底和该复数个绝缘塞上,沈积一第二绝缘层;(e)在该第二绝缘层上形成一第一开口,露出部分该半导体基底,以及露出该复数个绝缘塞中之一绝缘塞的角落;(f)去除该绝缘塞角落下的该第一绝缘层,形成一凹槽;(g)在该第二绝缘层、露出的部分该半导体基底和该凹槽上形成一掺杂的第一多晶矽层;(h)在该掺杂的第一多晶矽层上沈积一导电层,且该导电层填满该凹槽;(i)去除该导电层、该掺杂的第一多晶矽层和部分的该半导体基底,留下在该凹槽中的该导电层和该掺杂的第一多晶矽层,形成一导电塞;(j)在该导电塞上进行一蚀刻凹陷步骤,用以形成一位元线;(k)在该导电塞上及周缘形成一第三绝缘层,用以埋藏该位元线;(l)在该半导体基底上形成一闸极绝缘层,且在该闸极绝缘层上形成一闸极;(m)在该闸极旁的该半导体基底上形成一淡掺杂的源极/汲极区,且该淡掺杂的源极/汲极区分布于该第三绝缘层和该复数个渠沟之间的区域;(n)在该闸极旁侧形成一间隙壁;(o)在该间隙壁旁的该半导体基底上形成一浓掺杂的源极/汲极区,于是该淡掺杂的源极/汲极区、该浓掺杂的源极/汲极区与该闸极形成一转移电晶体;(p)进行一回火步骤,使得该浓掺杂的源极/汲极区、该淡掺杂的源极/汲极区和该掺杂的第一多晶矽层中的杂质会扩散而相接触;(q)在上述各层上沈积一第四绝缘层;(r)在该第四绝缘层形成一第二开口,露出该淡掺杂的源极/汲极区与该浓掺杂的源极/汲极区的表面;(s)在该第二开口周缘形成一第二多晶矽层,用以填满该第二开口,形成一下电极;(t)在该下电极上形成一介电层;以及(u)在该介电层上沈积一第三多晶矽层,用以形成一上电极,于是该下电极和该上电极形成堆叠电容的结构。2.如申请专利范围第1项所述之方法,其中步骤(a)该复数个渠沟之形成方法系为非等向反应性离子蚀刻法,蚀刻剂为氯气。3.如申请专利范围第1项所述之方法,其中该复数个渠沟之深度均约在4000埃到约6000埃之间。4.如申请专利范围第1项所述之方法,其中步骤(b)该第一绝缘层之形成方法系为在温度约300℃到约700℃之间,利用化学气相沈积法而形成。5.如申请专利范围第1项所述之方法,其中该第一绝缘层包括矽的氧化物。6.如申请专利范围第1项所述之方法,其中该第一绝缘层的厚度约为该复数个渠沟宽度之三分之二。7.如申请专利范围第1项所述之方法,其中步骤(f)形成该凹槽的方法系为非等向反应性离子蚀刻法,蚀刻剂为三氟甲烷。8.如申请专利范围第1项所述之方法,其中该凹槽的深度约为2500埃到约3500埃之间。9.如申请专利范围第1项所述之方法,其中步骤(g)该掺杂的第一多晶矽层之形成方法系为在温度约550℃到约650℃之间,以矽甲烷为反应气体,同时掺杂砷、磷离子,利用低压化学气相沈积法而形成。10.如申请专利范围第1项所述之方法,其中该掺杂的第一多晶矽层的厚度约在250埃到约350埃之间。11.如申请专利范围第1项所述之方法,其中步骤(h)该导电层之形成方法系为在温度约600℃到约800℃之间,以大氟化钨为反应气体,利用低压化学气相沈积法而形成。12.如申请专利范围第11项所述之方法,其中该导电层的材料包括钨。13.如申请专利范围第11项所述之方法,其中该导电层的厚度约在2500埃到约3500埃之间。14.如申请专利范围第1项所述之方法,其中步骤(h)该导电层之形成方法系为在温度约600℃到约800℃之间,以大氟化钨和矽甲烷为反应气体,利用低压化学气相沈积法而形成。15.如申请专利范围第14项所述之方法,其中该导电层的材料包括钨的矽化物。16.如申请专利范围第14项所述之方法,其中该导电层的厚度约在1500埃到约2500埃之间。17.如申请专利范围第1项所述之方法,其中步骤(j)该蚀刻凹陷步骤,系利用非等向反应性离子蚀刻法,蚀刻剂为氯气,使得该导电塞的厚度约在1500埃到约2500埃之间,且形成之该位元线约在该架沟表面下约2000埃左右。18.如申请专利范围第1项所述之方法,其中步骤(k)该第三绝缘层之形成方法系为在温度约300℃到约700℃之间,利用化学气相沈积法而形成。19.如申请专利范围第1项所述之方法,其中该第三绝缘层包括矽的氧化物。20.如申请专利范围第1项所述之方法,其中该第三绝缘层的厚度约在1500埃到约2500埃之间。21.如申请专利范围第1项所述之方法,其中该闸极绝缘层系为矽的氧化物,其厚度约在50埃到约200埃之间,其形成方法为在温度约850℃到约950℃之间,利用热氧化法而形成。22.如申请专利范围第1项所述之方法,其中步骤(m)该淡掺杂的源极/汲极区,植入N型离子,其能量约在30KeV到约75KeV之间,剂量约在1E12原子/平方公分到约1E14原子/平方公分之间。23.如申请专利范围第1项所述之方法,其中步骤(o)该浓掺杂的源极/汲极区,植入N型离子,其能量约在50KeV到约100KeV之间,剂量约在1E14原子/平方公分到约1E16原子/平方公分之间。24.如申请专利范围第1项所述之方法,其中步骤(p)之回火步骤温度在约950℃到约1050℃之间,进行时间约在10秒到约60秒之间。25.如申请专利范围第1项所述之方法,其中步骤(t)之该介电层,其厚度约在40埃到约80埃间,形成方法为先形成一厚度约在10埃到约50埃之间的氧化矽层,接着形成一厚度约在10埃到约20埃之间的氮化矽层,然后进行热氧化的步骤,在该氮化矽层上形成一氧化矽层。26.如申请专利范围第1项所述之方法,其中步骤(t)之该介电层系为钽的氧化物,其厚度约200埃到约300埃之间,利用溅镀法而形成。27.一种记忆胞阵列制造方法,至少包括下列步骤:(a)在一半导体基底上形成复数个渠沟,并沈积一第一绝缘层用以填满该复数个渠沟;(b)在该复数个渠沟其中之一渠沟表面的角落形成一凹槽;(c)在该凹槽沈积一掺杂的多晶矽层;(d)在该掺杂的多晶矽层上沈积一导电层,且该导电层填满该凹槽;(e)回蚀刻该导电层,在该凹槽中形成一导电塞,然后在该导电塞上进行蚀刻凹陷步骤,蚀刻该半导体基底,用以形成一位元线;(f)在该位元线上及周缘形成一第二绝缘层,用以埋藏该位元线;(g)在该半导体基底上形成一源极/汲极区,且该源极/汲极区分布于该复数个渠沟之间的区域;以及(h)进行回火步骤,掺杂的多晶矽层中的杂质会扩散而与源极/汲极区相接触,使得该埋藏的位元线会自动对准该源极/汲极区。28.如申请专利范围第27项所述之方法,其中步骤(a)该复数个渠沟之形成方法系为非等向反应性离子蚀刻法,蚀刻剂为氯气,而该复数个渠沟之深度均约在4000埃到约6000埃之间。29.如申请专利范围第27项所述之方法,其中步骤(a)之该第一绝缘层系为矽的氧化物,形成方法为在温度约300℃到约700℃之间,利用化学气相沈积法而形成。30.如申请专利范围第27项所述之方法,其中该第一绝缘层的厚度约为该复数个渠沟宽度之三分之二。31.如申请专利范围第27项所述之方法,其中步骤(b)该凹槽之形成方法系为非等向反应性离子蚀刻法,蚀刻剂为三氟甲烷。32.如申请专利范围第27项所述之方法,其中该凹槽的深度约为2500埃到约3500埃之间。33.如申请专利范围第27项所述之方法,其中步骤(c)该掺杂的多晶矽层之形成方法系为在温度约550℃到约650℃之间,以矽甲烷为反应气体,同时掺杂砷、磷离子,利用低压化学气相沈积法而形成,且该掺杂的多晶矽层的厚度约在250埃到约350埃之间。34.如申请专利范围第27项所述之方法,其中步骤(d)该导电层的材料包括钨,其形成方法系为在温度约600℃到约800℃之间,以六氟化钨为反应气体,利用低压化学气相沈积法而形成,且该导电层的的厚度约在2500埃到约3500埃之间。35.如申请专利范围第27项所述之方法,其中步骤(d)该导电层的材料包括钨,其形成方法系为在温度约600℃到约800℃之间,以六氟化钨和矽甲烷为反应气体,利用低压化学气相沈积法而形成,且该导电层的的厚度约在2500埃到约3500埃之间。36.如申请专利范围第27项所述之方法,其中步骤(e)该位元线的厚度约在1500埃到约2500埃之间。37.如申请专利范围第27项所述之方法,其中步骤(e)该凹陷步骤系为非等向反应性离子蚀刻法,利用氯气为蚀刻剂,使得该位元线约在该渠沟表面下约1000埃到约2000埃左右。38.如申请专利范围第27项所述之方法,其中步骤(f)该第二绝缘层包括矽的氧化物,其形成方法系为在温度约300℃到约700℃之间,利用化学气相沈积法而形成,且该第二绝缘层的厚度约在2000埃到约3000埃之间。39.如申请专利范围第27项所述之方法,其中步骤(g)该源极/汲极区系利用离子植入法而形成,植入能量约在50KeV到约100KeV之间,剂量约在1El4原子/平方公分到约1E16原子/平方公分之间的N型离子。40.如申请专利范围第27项所述之方法,其中步骤(h)该回火步骤温度在约950℃到约1050℃之间,进行时间约在10秒到约60秒之间。图式简单说明:第一图绘示的为根据本发明之一较佳实施例,一种记忆胞阵列之上视示意图;第二图至第七图a绘示的为根据本发明之一较佳实施例,一种记忆胞阵列制造步骤沿第一图AA'线的剖面示意图;第七图b绘示的为根据本发明之一较佳实施例,一种记忆胞阵列制造步骤沿第一图BB'线的剖面示意图;以及第八图和第九图绘示的为根据本发明之一较佳实施例,一种记忆胞阵列中堆叠电容制造步骤的剖面示意图。 |
