| 摘要 |
一种将一充电状态读出、评估及再读入一记忆胞元之电路装置。该电路装置包括：一位元线（10）、一参考位元线（12）、具有两个交叉耦合型CMOS反相器的一检出放大器，且每一该等检出放大器皆包括一n通道场效电晶体（20、22）及一p通道场效电晶体（30、32），以及在其各别之源极端，链结至该等n通道场效电晶体之两电压源（40、42）中的电压源（40）可自一下限电位驱动至一上限电位，且链结至该等p通道场效电晶体（30、32）之电压源（42）可自该上限电位驱动至该下限电位。藉由该电路装置，当选择该电晶体之临界电压（UTH1、UTH2）为大于该下限与上限电压电位之间电压差之半者时，可能将三个不同之充电状态储存于该位元线（10）上之该记忆胞元（4）中。这可由制造工程、或譬如藉由改变基板偏压而达成。该第三充电状态可用于二位元逻辑或用于侦测该记忆胞元（4）中之一缺陷。 |
