在写回快取记忆体中之同时侦伺催促或侦伺消除操作期间之取消写回操作之系统以及方法

摘要

一种快取缓冲记忆体(cache)之写回操作，由快取缓冲记忆体资料阵列中，将已更改资料写回记忆体中，以避免快取缓冲记忆体资料阵列与记忆体之资料不一致。另外，藉由写回操作与侦伺催促或侦伺消除操作之比较结果，可取消写回操作。在快取缓冲记忆体中，写回操作将会在快取缓冲记忆体中形成一空位(empty slot)，以容纳因快取未中而重新载入之资料，且当侦伺催促或侦伺消除之操作步骤产生无效之资料输入讯号时，将不需要进行写回操作。若写回操作与侦伺催促或侦伺消除同时进行时，写回操作将会被晚取消。因此，藉由本发明之方法，可在快取缓冲记忆体资料阵列中，保留更多的快取资料列，明显地，可有效地提高系统作业效能。