一种基于描述符的BLVDS总线数据传送装置

摘要

本实用新型公开了一种基于描述符的BLVDS总线数据传送装置，装置包括多个板卡，每个板卡上设有CPU、通过GPMC接口与CPU进行数据交互的FPGA芯片和通过BLVDS总线与FPGA芯片进行通信的匹配电阻；FPGA芯片包括BLVDS编解码模块、与BLVDS编解码模块进行通信的数据收发模块、分别与数据收发模块进行通信的RAM以及多个接收描述符寄存器/发送描述符寄存器。本实用新型在以BLVDS总线进行数据通信的基础上，通过增加多个描述符寄存器，可以缓存多帧数据，从而避免BLVDS数据总线上数据帧丢失，并解决了CPU与FPGA速率匹配问题。

主权项

一种基于描述符的BLVDS总线数据传送装置，其特征在于，包括多个板卡，每个所述板卡上设有CPU、通过GPMC接口与CPU进行数据交互的FPGA芯片和通过BLVDS总线与FPGA芯片进行通信的匹配电阻；所述FPGA芯片包括BLVDS编解码模块、与BLVDS编解码模块进行通信的数据收发模块、分别与数据收发模块进行通信的RAM以及多个接收描述符寄存器/发送描述符寄存器。