| 摘要 |
本发明为提供一种半导体元件之短通道电晶体的制造方法，其特征为包含下列步骤：在半导体基板上，依序形成第1氧化层、第1氮化层、第2氧化层和第2氮化层；在第2氮化层上，形成规定形状的第1罩幕；利用第1罩幕，蚀刻前述第2氮化层和第2氧化层；除去第1罩幕；在结果物上形成第1间隔壁层之后，全面蚀刻第1间隔壁层，在前述残留下来的第2氧化层和第2氮化层侧面，形成第1间隔壁，同时在全面蚀刻时，将前述第1间隔壁作为罩幕，蚀刻第1氧化层；在前述构造中露出来的半导体基板上，依序形成闸极绝缘层和闸极传导体之后，将残留下来的第2氮化层利用作为化学机械研磨(CMP)的阻绝层(StopLayer)，进行化学机械研磨，以形成闸极传导体；湿蚀刻残留下来的第2氮化层、第2氧化层、第1氮化层和第1间隔壁；将闸极传导体作为罩幕，对基板的前面实施LDD植入，以形成LDD；在包含LDD的基板前面，形成第2间隔壁层之后，全面蚀刻前述第2间隔壁层，在闸极传导体的侧面，形成第2间隔壁；将包含第2间隔壁的闸极传导体，作为罩幕，对基板前面实施源极/汲极植入，以形成源极/汲极区域；除去残留下来的第1氧化层；以及在闸极传导体和源极/汲极区域，形成自行对准矽化物。 |
