| 主权项 |
1.以时间接续、重叠轨道上的复数磁头在轨道上记录数位讯号用回放装置,其特征为,在重叠区域内的数位讯号,之数元时钟脉冲呈相位配合,重叠区域内之数元图案配合,其方式使轨道与重叠误差间发生的无误交换,系藉二磁头改变问的数元时钟脉冲数之增或减而补偿者。2.如请求专利部份第1.项之装置,其特征为,为配合数元时钟脉冲之相位,将数位讯号导经可调节延迟构件(2,3)者(第 5,13 图)。3.如请求专利部份第1.项之装置,其特征为,为配合数元时钟脉衡之相位,已由数位讯号再生之时锺脉冲振荡(fT1,fT2)相位,可相对于又一再生时钟脉冲振荡(fT')漂移,后者系可继续振荡通过磁头改变,而无相位漂移者(第 8 图)。4.如请求专利部份第2.或3.项之装置,其特征为,相位配合是逐步发生者。5.如请求专利部份第七项之装置,其特征为,步骤大小为 T∕8,而 T 为数位讯号之一数元周期的期间者。6.如请求专利部份5.项之装置,其特征为,为进行相位配合,具备相隔 T∕8之四个设定阶段,两另一设定可漂移T∕2者。7.前述一项或多项请求专利部份之装置,其特征为,数元时钟脉衡之相位配合,系与为使以线电码(双相,DM)到临之数位讯号和局部发生时钟脉冲振荡间的数位讯号无误差解调所需之相位设定同步者。8.如前述一项或多项诵求专利部份之装置,其特征为,正确相位设定之标准,是解调器电路无误差操作于指定数之数元时钟脉冲或数据讯号之水准改变者。9.如前述一项或多项请求专利部份之装置,其特征为,俟决定正确相位配合后,赋予开始讯号以配合数元冈案(B 开始)者。10.如前述一项或多项请求专利部之装置,其特征为,为配合欢元图案,解调讯号( NRZ1 , NRZ2 )乃以共同时钟脉冲振荡( fT' )写入者。11.如请求专利部份第10.项之装置,其特征为,交换成新轨道所用分接头,系藉新轨道用漂移记发器(16)之分接头虚的讯号,与旧轨道之评估讯号加以比较而选择者。12.如前述请求专利部份第 9.- 11.项中项或多项之装置,其特征为,相位配合系以开始讯号完成,以配合数元图案,而如未发现有数元图案一致,即重新开始相位配合者。13.如前述请求专利部份第9.-11.项中一项或多项之装置,其特征为,相位配合用电路仍然活性,直至数元图案之配合完成者。14.如请求专利部份第1.项之装置,其特征为,个别重叠误差在电路(21,21.1)内决定,而欲设定之漂移记发器分接头用地址,是贮存于记忆器内,故以次一磁头改变,可由相关漂移记发器(16)之限制分接头区域,获得新轨道之讯号者。15.如请求专利部份第14.项之装置,其特征为,在二磁头改变之间,评估之讯号系逐步设定于漂移记发器分接头,后者相当于定存于记忆器( 22,22.1)内之地址者。16.如请求专利部份第15.项之装置,其特征为,各设定步骤包括改变至相邻漂移记发器分接头,同时, NRZ 讯号之数元速率和时锺脉冲频率(fT)加倍或一次切半者(第 8 图)。17.如请求专利部份第16.项之装置,其特征为,在 NRZ 讯号之一数据方框内,进行不超过一设定步骤者。18.如请求专利部份第3.项之装置,其特征为,为再生 PCM 时钟脉冲,PLL电路内之 VCO 振荡器,乃以数元速率之整数倍数振荡器。19.如前述一项或多项请求专利部份之装置,其特征为,设有二次之分频器,其中 VCO 振荡器之振荡,回到PLL电路之相位比较阶段者。20.如请求专利部份第19.项之装置,其特征为,第一分频器提供 PLL 电路之相位比较阶段用振荡,以及以线电码来自磁头之一的 PCM 讯号解调用时钟脉冲者。21.如请求专利部份第19.项之装置,其特征为,在二轨道用重叠周期内的新轨道开始时,第二分频器之输出电压的相位,系藉影响其计数方式而改变,直至以此分频器之输出电压,可得新轨道之数位讯号的正确解调者。22.如请求专利部份第21.项之装置,其特征为,俟该相位改变后,相位比较阶段之二输入,即同时交换至新轨道之讯号,以及其相位已为此讯号而设定之分频器输出处者。 |
