发明名称 用于制造具有矽化物电极之半导体元件的方法
摘要 本发明有关于一种用于制造具有半导体本体之半导体元件的方法,该半导体本体包括具有一介电层及一第一导体之第一半导体结构及具有一介电层及一第二导体之第二半导体结构,该第一导体连结该介电层的那个部分的功函数与该第二导体相对应部分的功函数不同。本发明方法中,在该介电层已被施加至该半导体本体后,一金属层被施加至该介电层,接着,一矽层被沉积在该金属层上并与该第一半导体结构所在位置的金属层产生反应而形成一金属矽化物。根据本发明,该些导体中具有不同功函数的那些部分系利用蚀刻该二半导体结构其中之一所在位置处之与矽层不同的一层所形成,该层尤指一金属层。此外,另一金属层被施加覆盖于该矽层上并被使用以在该第二电晶体所在位置形成另一金属矽化物。本发明方法系特别适合使用于CMOS技术,且可产生具有令人喜爱特性的PMOS及NMOS两电晶体。
申请公布号 TWI242263 申请公布日期 2005.10.21
申请号 TW093131120 申请日期 2004.10.14
申请人 校际微电子中心;寇尼克利凯菲利浦电子公司 KONINKLIJKE PHILIPS ELECTRONICS N.V. 荷兰 发明人 汤姆 许朗;雅各 克里斯多夫 虎克;马库斯 琼斯 亨利库斯 范达尔;HENRICUS
分类号 H01L21/8238 主分类号 H01L21/8238
代理机构 代理人 林镒珠 台北市中山区长安东路2段112号9楼
主权项 1.一种用于制造具有一半导体本体之半导体元件的方法,该半导体本体包括:-一第一半导体结构,其具有一介电层及包括一第一导体之一第一电极;及-一第二半导体结构,其具有一介电层及包括一第二导体之一第二电极,该第二导体与该第一导体不同且其中连结该介电层的部分具有与该第一导体相对应部分不同的功函数;其中,在该介电层已被施加至该半导体本体后,一第一金属层被施加至该介电层上,接着,一矽层被施加至该金属层,而这二层在至少一半导体结构所在位置处彼此互相反应,而在那个位置形成一第一金属矽化物,其特征在于该些导体中具有不同功函数的该些部分系利用蚀刻该二半导体结构其中之一所在位置处与该矽层不同的一层所形成。2.根据申请专利范围第1项之方法,其中,该第一金属层由选自镍、钛或钴之金属所构成。3.根据前述申请专利范围第1或2项之方法,同时包括在该第一金属层及该介电层间施加一第二金属层,该第二金属层系一非矽化金属层。4.根据申请专利范围第3项之方法,其中,该第二金属层由选自钼、钨、铂、铱、钽或铪之金属所构成。5.根据申请专利范围第1或2项之方法,其中,在该第一及第二半导体结构已被形成后,该方法又包括一第三金属层之沉积,该第三金属层系一矽化金属层,藉此在该第一及第二半导体结构至少其中之一所在位置处形成另一金属矽化物。6.根据申请专利范围第5项之方法,其中,该第三金属层由选自镍、钛或钴之金属所构成。7.根据申请专利范围第5项之方法,其中,所形成之该另一金属矽化物的矽含量与该第一金属矽化物之矽含量不同。8.根据申请专利范围第7项之方法,其中,该第一金属矽化物系形成为一二矽化物而该另一金属矽化物系形成为一单矽化物。9.根据申请专利范围第1或2项之方法,其中,蚀刻与该矽层不同之一层系经由蚀刻该第一、第二或第三金属层来实现。10.根据申请专利范围第9项之方法,其中,该第一或第二金属层系在施加该矽层前进行蚀刻。11.根据申请专利范围第1或2项之方法,其中,该第一半导体结构及第二半导体结构系具有一闸极及一源极与汲极区域的场效电晶体。12.根据申请专利范围第11项之方法,其中,该第三金属层系使用做为源极与汲极区域的接触连线。13.一种具有一半导体本体的半导体元件,该半导体本体包括:-一第一半导体结构,其具有一介电层及包括一第一导体之一第一闸极;及-一第二半导体结构,其具有一介电层及包括一第二导体之一第二闸极,该第二导体与该第一导体不同且其中连结该介电层的部分具有与该第一导体相对应部分不同的功函数;该半导体元件系使用根据申请专利范围第1或2项之方法所制造。14.根据申请专利范围第13项之半导体元件,其中,该第一半导体结构及该第二半导体结构系场效电晶体。图式简单说明:第1至6图显示根据本发明方法之一第一实施例之一半导体元件在各连续制造阶段中的剖面图;第7至12图显示根据本发明方法之一第二实施例之一半导体元件在各连续制造阶段中的剖面图;及第13至20图显示根据本发明方法之一第三实施例之一半导体元件在各连续制造阶段中的剖面图。
地址 比利时