| 主权项 |
1.一种制造积体电路装置的方法,此方法包括下列步骤:a)以半导体基体上的氮化矽上层与二氧化矽侧壁形成导体结构;b)沉积一氮化矽绝缘层在整个基体、侧壁与导体结构上表面上;并c)蚀刻氮化矽层以形成经氮化矽至半导体基体表面的开口,而不会在覆盖导体结构侧壁的氮化矽形成圆肩。2.如申请专利范围第1项的方法,其中蚀刻步骤使用包含Cl2+SF6+CHF3+He的氮化矽乾蚀刻。3.如申请专利范围第2项的方法,其中蚀刻步骤在氮化矽上表面形成聚合物,藉此减少覆盖于导体结构侧壁上的氮化矽肩部的蚀刻率。4.如申请专利范围第2项的方法,其中氮化矽蚀刻步骤使用包含下列条件的主乾蚀刻:压力 255 +/-20% mtorr;间隙 1.3 +/-10% cm;功率 205 +/-20% watts;Cl2 25 +/-20% sccm;SF6 155 +/-20% sccm;He 64 +/-20% sccm;及CHF3 11 +/-20% sccm。5.如申请专利范围第4项的方法,其中氮化矽蚀刻步骤使用包含下列条件的过蚀刻:压力 200 +/-20% mtorr;间隙 1.5 +/-10% cm;功率 130 +/-20% watts;He 130 +/-20% sccm;及CHF3 45 +/-20% sccm。6.如申请专利范围第5项的方法,其中蚀刻步骤在氮化矽上表面形成聚合物,藉此减少覆盖于导体结构侧壁上的氮化矽肩部的蚀刻率。7.如申请专利范围第6项的方法,其中进一步包括下列步骤:d)在氮化矽和半导体基体的暴露表面上沉积一层二氧化矽;e)全面沉积硼磷矽玻璃以产生一平坦表面;f)形成接触处的罩幕;g)蚀刻穿过硼磷矽玻璃和二氧化矽层至半导体基体的表面;并h)全面沉积一导体以便和半导体基体表面连接。8.如申请专利范围第1项的方法,其中蚀刻步骤使用包含Cl2+SF6+CHF3+Ar的氮化矽乾蚀刻。9.如申请专利范围第8项的方法,其中蚀刻步骤在氮化矽上表面形成聚合物,藉此减少覆盖于导体结构侧壁上的氮化矽肩部的蚀刻率。10.如申请专利范围第8项的方法,其中氮化矽蚀刻步骤使用包含下列条件的主乾蚀刻:压力 255 +/-20% mtorr;间隙 1.3 +/-10% cm;功率 205 +/-20% watts;Cl2 25+/-20% sccm;SF6 155 +/-20% sccm;Ar 80+/-20% sccm;及CHF3 11+/-20% sccm。11.如申请专利范围第10项的方法,其中氮化矽蚀刻步骤使用包含下列条件的过蚀刻:压力 200 +/-20% mtorr;间隙 1.5 +/-10% cm;功率 130 +/-20% watts;Ar 130 +/-20% sccm;及CHF3 45 +/-20% sccm。12.如申请专利范围第11项的方法,其中蚀刻步骤在氮化矽上表面形成聚合物,藉此减少覆盖于导体结构侧壁上的氮化矽肩部的蚀刻率。13.如申请专利范围第12项的方法,其中进一步包括下列步骤:d)在氮化矽和半导体基体的暴露表面上沉积一层二氧化矽;e)全面沉积硼磷矽玻璃以产生一平坦表面;f)形成接触处的罩幕;g)蚀刻穿过硼磷矽玻璃和二氧化矽层至半导体基体的表面;并h)全面沉积一导体以便和半导体基体表面连接。图式简单说明:第一图A是一记忆体组织阵列及其周围电路部分的剖面图,其具有建构在半导体基体上的导体结构;第一图B是第一图A部分全面沉积一层氮化矽后的剖面图;第一图C是第一图B部分在氮化矽乾蚀刻后,于覆盖导体结构侧壁的氮化矽留下相关方肩的剖面图;第一图D是第一图C部分全面沉积一层二氧化矽后的剖面图;第一图E是第一图D部分全面沉积一层硼磷矽玻璃后的剖面图;第一图F是第一图E部分于沉积在硼磷矽玻璃层上的矽聚合物层表面形成一光阻罩幕后的剖面图;第一图G是第一图F部分矽聚合物层被蚀刻形成硬罩幕后的剖面图;第一图H是第一图G部分光阻罩幕移除后的剖面图;第一图I是第一图H部分蚀刻氧化矽,产生储存点连接栓后的剖面图;第一图J是第一图I部分沉积矽聚合物层,产生与半导体基体表面接触后的剖面图;第一图K是第一图J部分矽聚合物层与硬罩幕矽聚合物层蚀除后的剖面图;第一图L是第一图K部分从TEOS全面沉积一层氧化矽后的剖面图;第一图M是第一图L部分矽聚合物层全面沉积氧化物后的剖面图;第一图N是第一图M部分有光阻罩幕图件在矽聚合物层表面上的剖面图;第一图O是第一图N部分矽聚合物层乾蚀刻形成硬罩幕后的剖面图;第一图P是第一图O部分光阻罩幕移除,留下矽聚合物硬罩幕后的剖面图;第一图Q是第一图P部分氧化矽各向异性乾蚀刻,形成位元线接触孔后的剖面图;第一图R是第一图Q部分全面沉积导电物质后的剖面图;第一图S是第一图R部分光阻罩幕结构形成位元线后的剖面图;第一图T是第一图S部分矽化钨和矽聚合物层蚀刻去除,而留下位元线形状后的剖面图;第一图U是第一图T部分光阻罩幕除去后的剖面图;第一图V是第一图U部分全面沉积TEOS和氮化矽后的剖面图;第一图W是第一图V部分加上一BPSG沉积、蚀刻及一TEOS沉积后的剖面图;第一图X是第一图W部分全面沉积矽聚合物后的剖面图;第一图Y是第一图X部分加上光阻罩幕构造后的剖面图,其目的是用来开启与储存点连接栓连接的孔;第一图Z是第一图Y部分矽聚合物乾蚀后在光阻罩幕下面形成硬罩幕后的剖面图;第一图AA是第一图Z部分除去光阻罩幕后的剖面图;第一图AB是第一图AA部分一次穿过氧化矽层的乾蚀,以开启通至储存点连接栓上表面的孔之后的剖面图;第一图AC是第一图AB部分全面沉积矽聚合物导电层后的剖面图;第一图AD是第一图AC部分从TEOS沉积一层氧化矽后的剖面图;第一图AE是第一图AD部分沉积一层光阻剂并形成罩幕后的剖面图;第一图AF是第一图AE部分蚀刻去除光阻罩幕下面平台以外的氧化矽后的剖面图;第一图AG是第一图AF部分除去光阻罩幕后的剖面图;第一图AH是第一图AG部分全面沉积一层金属层后的剖面图;第一图AI是第一图AH部分蚀刻金属层,留下在残留氧化物平台上的金属侧壁后的剖面图;第一图AJ是第一图AI部分蚀刻去除氧化物平台和其它暴露氧化物后的剖面图;第一图AK是第一图AJ部分全面沉积一层氧化矽和一层氮化矽后的剖面图;第一图AL是第一图AK部分全面沉积一层诸如矽聚合物或金属的导体层后的剖面图;第二图A是第一图E部分在硼磷矽玻璃层表面形成一光阻罩幕以产生位元线接触孔后的剖面图;第二图B是第二图A部分经过一次穿透硼磷矽玻璃层蚀刻后的剖面图,其目的在制造一个用来产生位元线接触孔的硬罩幕;第二图C是第二图B部分除去光阻物后的剖面图;第二图D是第二图C部分经过一次产生位元线接触孔的氧化物蚀刻后的剖面图;第二图E是第二图D部分经过一次除去硼磷矽玻璃层的蚀刻后的剖面图;第二图F是第二图E部分沉积两层导电物质后的剖面图;第二图G是第二图F部分沉积一层用来形成位元线罩幕的光阻物后的剖面图;第二图H是第二图G部分蚀刻导电物质层,并除去光阻罩幕后的剖面图;第二图I是第二图H部分沉积两层绝缘物质后的剖面图;第二图J是第二图I部分沉积另外两层绝缘物质后的剖面图;第二图K是第二图J部分沉积一层光阻物,并形成用来建构储存点接触孔的罩幕后的剖面图;第二图L是第二图K部分经过储存点接触孔的氧化物蚀刻后的剖面图;第二图M是第二图L部分经过除去光阻罩幕、沉积一层导电物质、并在导体上沉积二氧化矽后的剖面图;第二图N是第二图M部分在二氧化矽表面上用光阻物形成罩幕后的剖面图;第二图O是第二图N部分经过氧化物蚀刻及除去光阻罩幕后的剖面图;第二图P是第二图O部分全面沉积一层导电物质后的剖面图;第二图Q是第二图P部分经过一次导电物质层的各向异性蚀刻后的剖面图;第二图R是第二图Q部分经过氧化物乾蚀刻清除火炬形部分,而形成储存点接触区域后的剖面图;第二图S是第二图R部分沉积绝缘物质层及一层作为屏极场(field plate)的导电物质后的剖面图;第三图是一个导电层与导电接触区域有足够绝缘的装置的剖面图范例;及第四图是一个导电层与导电接触区域没有足够绝缘的旧技术装置的剖面图。 |
