| 主权项 |
1.一种非挥发性快闪记忆体晶胞,包含:一通道区域,该通道区域系位于一底材的表面内,并位于一源极与一汲极之间,其中该源极与该汲极皆位于该底材的表面内;一控制闸,该控制闸系位于该通道区域上并与该通道区域绝缘;以及。一浮动闸,该浮动闸系位于该通道区域与该控制闸之间,并同时与该控制闸与该通道区域绝缘,在此该浮动闸的宽度小于该控制闸的宽度也小于该通道区域的宽度,而且该浮动闸与该控制闸大致平行。2.如申请专利范围第1项之非挥发性快闪记忆体晶胞,其中上述之底材为一P型底材。3.如申请专利范围第1项之非挥发性快闪记忆体晶胞,其中该浮动闸与该底材大致平行。4.如申请专利范围第1项之非挥发性快闪记忆体晶胞,其中上述之浮动闸的一端系与该汲极靠近该源极一端的边缘切齐。5.如申请专利范围第1项之非挥发性快闪记忆体晶胞,其中上述之浮动闸的一端系与该源极靠近该汲极一端的边缘切齐。6.如申请专利范围第1项之非挥发性快闪记忆体晶胞,其中该控制闸与该浮动闸之间系以一复合介电质层所分隔。7.如申请专利第6项所述之非挥发性快闪记忆体晶胞,其中上述之复合介电质层系由重叠的三层介电质层所形成。8.如申请专利范围第7项之非挥发性快闪记忆体晶胞,其中上述之三层介电质层的中间一层的材料系为下列之一:氮化矽或氮氧化矽。9.如申请专利范围第7项之非挥发性快闪记忆体晶胞,其中上述之三层介电质层的表面二层系为氧化层。10.如申请专利范围第1项之非挥发性快闪记忆体晶胞,其中上述之浮动闸与该底材间系以一介电质层所分隔。11.如申请专利范围第1项之非挥发性快闪记忆体晶胞,系以一源极热载子注入法将多数个电子输入到该浮动闸。12.一种非挥发性快闪记忆体晶胞,包含:一通道区域,该通道区域系位于一底材的表面内,并位于一源极与一汲极之间,其中该源极与该汲极皆系位于该底材的表面内;一浮动闸,该浮动闸系位于该通道区域上并与该通道区域绝缘,在此该浮动闸的宽度系小于该通道区域的宽度,并且该浮动闸的一端与该汲极靠近该源极一端的边缘切齐;以及一控制闸,该控制闸系位于该通道区域与该浮动闸上,并同时与该通道区域和该浮动闸绝缘,在此该控制闸的宽度系大于该浮动闸的宽度,在此该控制闸之一底部系较该浮动闸之一顶部远离该底材,并且该控制闸的一端与该汲极靠近该源极一端的边缘切齐。13.如申请专利范围第12项之非挥发性快闪记忆体晶胞,其中上述之底材为一P型底材。14.如申请专利范围第12项之非挥发性快闪记忆体晶胞,其中该浮动闸与该底材大致平行。15.如申请专利范围第12项之非挥发性快闪记忆体晶胞,其中该控制闸与该底材大致平行。16.如申请专利范围第12项之非挥发性快闪记忆体晶胞,其中上述之控制闸与该浮动闸之间系以一复合介电质层所分隔。17.如申请专利第16项所述之非挥发性快闪记忆体晶胞,其中该复合介电质层系由重叠的三层介电质层所形成。18.如申请专利范围第17项之非挥发性快闪记忆体晶胞,其中上述之三层介电质层的中间一层的材料系为下列之一:氮化矽或氮氧化矽。19.如申请专利范围第17项的之非挥发性快闪记忆体晶胞,其中上述之三层介电质层的表面二层系为氧化层。20.如申请专利范围第12项之非挥发性快闪记忆体晶胞,其中上述之浮动闸与该底材间系以一氧化矽层所分隔。图式简单说明:第一A图为常见之堆叠式快闪记忆体晶胞的结构示意图;第一B图为常见之堆叠式快闪记忆体晶胞遇到过度抹除时之缺失的示意图;第一C图为常见之使用分裂闸之快闪记忆体晶胞的结构示意图;第一D图为常见之使用分裂闸之快闪记忆体晶胞遇到过度抹除时之缺失的示意图;第二A图为本发明所提出之快闪记忆体晶胞之一种结构的示意图;第二B图为本发明所提出之快闪记忆体晶胞防治不当抹除之机制的示意图;第二C图为本发明所提出之快闪记忆体晶胞之另一种结构的示意图;第二D图为本发明所提出之快闪记忆体晶胞之另一种结构的示意图;以及第二E图为本发明所提出之快闪记忆体晶胞之另一种结构的示意图。 |
