| 主权项 |
1.一种堆叠的半导体多层封装,包括:多个个别半导体晶片封装互相堆叠起来,该等个别封装之基板含有多个连结垫片、以导线与连结垫片导通之电极垫片、附在基板上下表面之晶片;及一桨状引线框,该等个别封装即附在此桨状引线框的上下表面。2.如申请专利范围第1项之封装,其中该等个别封装以焊锡安装于桨状引线框的上下表面。3.如申请专利范围第1项之封装,其中相同之个别封装堆叠在一起。4.如申请专利范围第3项之封装,其中个别封装以突块互相连结。5.一种堆叠的半导体多层封装,包括:多个个别半导体晶片封装互相堆叠起来,该等个别封装之半导体晶片含有多个连结垫片、一以接合剂将该晶片附在上面之引线框,此引线框之外引线及内引线分别连到晶片上对应之连结垫片、包封该晶片之塑模化合物、引线、和导线;及一底座引线框,具有引线与个别封装之对应外引线连接导通。6.如申请专利范围第5项之封装,其中该等个别封装排齐安装于该底座引线框。7.如申请专利范围第5项之封装,包括至少两个个别封装互相堆叠在一起。8.如申请专利范围第5项之封装,其中该个别封装互相堆叠在一起,使得晶片面朝下方。9.如申请专利范围第5项之封装,包括该底座引线框有一平躺之T型内引线,而个别封装之外引线则连接于该T型内引线上。10.如申请专利范围第5项之封装,安装于两端有通孔之引线框上下表面上,且该上封装之外引线经由该通孔互相连接导通而形成双堆叠之多层封装模组。11.一种堆叠的半导体多层封装,包括:多个个别半导体晶片封装互相堆叠在一起,该个别封装之基板含有:多个连结垫片、导线连结孔、镀金属之通孔;以导线通过导线连结孔与连结垫片导通之电极垫片;安装在基板之下表面之晶片;及一含有内引线和外引线之桨状引线框,将内引线穿过该镀金属通孔,使该桨状引线框与该等个别封装连接导通。12.如申请专利范围第11项之封装,安装于两端有通孔之引线框上下表面上,且该上封装之外引线经由该通孔互相连接导通而形成双堆叠之多层封装模组。13.如申请专利范围第12项之封装,其中该封装以接合剂安装于该引线框表面。14.如申请专利范围第11项之封装,安装于两端有通孔基板上下表面上,且该上封装之外引线经由该通孔互相连接导通而形成双堆叠之多层封装模组。图示简单说明:图一为一传统堆叠多晶片封装例子之横截面透视图;图二为一传统堆叠多晶片封装另一例子之横截面透视图;图三为晶圆上金属导线之平面图,可运用在一传统堆叠多晶片封装。图四为晶片堆叠起来之透视图,该晶片是从图三之晶圆所切下;图五为一堆叠封装之透视图,其中图四之堆叠晶片装配在一基板上;图六所示为-64M DRAM半导体元件35接脚SOJ封装之输入/输出接脚配置图;图七为图六之堆叠SOJ封装之三维透视图;图八为一依据本发明之堆叠之多层封装实施例的横截面图;图九为图八所示之堆叠多层封装之基板结构之平面图;图十为图八所示堆叠多层封装之变形的横截面图;图十一为一依据本发明之堆叠多层封装另一实施例之横截面图;图十二为图十一所示堆叠多层封装之变形的横截面图;图十三为图十一所示堆叠多层封装之另一变形的横截面图;图十四为图十一所示堆叠多层封装之其他变形的横截面图;图十五为图十一所示堆叠多层封装之其他变形的横截面图;图十六(A)到十六(C)所示为图十一到十五之个别封装外引线连接区域之不同外型,及所对应之底座引线框内引线之外型,这些将由焊锡球接合在一起;图十七(A)到(B)所示为图十六(A)到十六(C)之内引线和外侧引线之另一外型;图十八所示为依据本创作之堆叠多层封装之基板平面图;图十九为运用图十八基板之堆叠多层封装之横截面图;图二十为图十九之堆叠多层封装所有线路之功能方块图;图二一为图十九所示之堆叠多层封装之另一变形之横截面图;图二二为图二一之堆叠多层封装所有线路之功能方块图;图二三为一双封装之横截面图,其中两个如图十四之个别堆叠多层封装装配在一引线框之两面上;图二四为一双封装之横截面图,其中一个如图十四和一个如图十三之个别堆叠多层封装装配在一基板之两面上;图二五有散热装置的堆叠多层封装之横截面图;及图二六所示为图二五封装之外引线与散热装置连接部分之详细侧面图。 |
