发明名称 GaInP系积层构造体以及使用其所制作之场效电晶体
摘要 本发明之目的是经由有效的储存2次元电子可以用来提高2次元电子之移动度,利用该高移动度用来形成低杂讯之装置。本发明之解决手段是一种GalnP系积层构造体1,积层在GaAs单结晶基板10之表面上者至少具备有:缓冲层11;由Gaxlni.xAs(0≦X≦1)构成之电子行走层12;由GalnP构成之间隔物层13;和由GalnP构成之电子供给层14;其特征是:该电子行走层12包含有成分梯度区域,所具有之梯度是随着朝向该与电子供给层14侧接合之接合界面12b,在层厚之增加方向中使铜成分比(I-X)增加。
申请公布号 TW517390 申请公布日期 2003.01.11
申请号 TW090129641 申请日期 2001.11.30
申请人 昭和电工股份有限公司 发明人 宇田川隆
分类号 H01L29/772 主分类号 H01L29/772
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼;何秋远 台北巿敦化南路二段七十七号八楼
主权项 1.一种GaInP系积层构造体,积层在GaAs单结晶基板之表面上者至少具备有:缓冲层;由GaXIn1-XAs(0≦X≦1)构成之电子行走层;由GazIn1-zP(0≦Z≦1)构成之间隔物层;和由GaYIn1-YP(0≦Y≦1)构成之电子供给层;其特征是:该电子行走层包含有成分梯度区域,随着朝向电子供给层侧使铟成分比(1-X)增加。2.如申请专利范围第1项之GaInP系积层构造体,其中该成分梯度区域使铟成分比(1-X)连续的或不连续的变化。3.如申请专利范围第2项之GaInP系积层构造体,其中该铟成分比(1-X)在电子供给层侧之接合界面为0.30以上0.50以下。4.如申请专利范围第3项之GaInP系积层构造体,其中该电子行走层之层厚为1奈米(nm)以上5奈米以下。5.如申请专利范围第3或4项之GaInP系积层构造体,其中该电子行走层是由添加有硼(元素符号:B)之n型GaXIn1-XAs(0≦X≦1)构成之层。6.如申请专利范围第1项之GaInP系积层构造体,其中该间隔物层是由GaZIn1-ZP(0≦Z≦1)构成之层,包含有成分梯度区域随着朝向电子供给层侧使镓成分比减小。7.如申请专利范围第1项之GaInP系积层构造体,其中未具备有该间隔物层。8.一种场效电晶体,其特征是使用如申请专利范围第1至7项之任一项之GaInP系积层构造体制作。图式简单说明:第1图是本发明之GaInP系积层构造体之说明图,(a)概略的表示GaInP系积层构造体之剖面,(b),(c),(d)表示电子行走层之铟之成分梯度。第2图表示第1实施例之TEGFET之剖面概略图。第3图表示第2实施例之TEGFET之剖面概略图。第4图是习知之GaInP系TEGFET之剖面构造之概略图。
地址 日本