| 主权项 |
1.一种半导体记忆装置,其系固定储存中央处理装置所执行之程式资料,同时输出按照指定位址资料之位址之程式资料者,包括:程式资料储存装置,固定储存前述程式资料;码产生装置,分别产生用以选择不同种类之演算器之其中之一之演算器选择码以及位址演算码;复数演算器,将对于根据藉由前述演算器选择码所选择种类之演算器与前述位址演算码而从前述中央处理装置输出之第1位址资料之至少一部分进行演算所得之第2位址资料予以输出;以及选择器,选择位址资料,俾在有控制信号时将输出自其中之一之前述演算器之第2位址资料供至前述程式资料储存装置,并且在无前述控制信号时则将前述第1位址资料供至前述程式资料储存装置。2.如申请专利范围第1项之半导体记忆装置,其中前述程式资料储存装置含有特别程式资料,用以在藉前述中央处理装置执行程式中,命令输出前述控制信号。3.如申请专利范围第1项之半导体记忆装置,其中前述程式资料储存装置、前述码产生装置及前述位址处理装置系装载于单一半导体晶片上。4.如申请专利范围第1项之半导体记忆装置,其中前述程式资料储存装置及前述码产生装置由快闪记忆体构成。5.一种程式识别系统,其系具备固定储存程式资料之读出专用的程式储存装置,以及自前述程式储存装置读出程式资料,执行程式,同时识别前述程式是否正常之中央处理装置者,其中前述程式储存装置具备:程式资料储存装置,固定储存前述程式资料;码产生装置,产生位址演算码;以及位址处理装置,接受自前述中央处理装置输出之第1位址资料;前述位址处理装置于自前述中央处理装置接收到控制信号时,将根据位址演算码对前述第1位址之至少一部份进行演算所得之第2位址资料输出,将此第2位址资料供至前述程式资料储存装置,于未接收到前述控制信号时,将前述第1位址资料供至程式资料储存装置;前述中央处理装置具备:控制信号馈给装置,将前述控制信号供至前述位址处理装置;位址处理装置,在馈给前述控制信号后不久,输出前述第1位址资料,供至前述位址处理装置;以及判断装置,判断按照前述第2位址资料自前述程式资料储存装置读出之程式资料与预先设定之检查资料是否成预定关系,辨识前述程式储存装置之真伪。6.如申请专利范围第5项之程式识别系统,其中前述控制信号馈给装置含有预先设定于前述程式储存装置之特别程式,而以读出前述特别程式的定时馈给前述控制信号。7.如申请专利范围第5项之程式识别系统,其进一步具备程式强制结束装置,在前述判断装置之判断结果显示为伪程式储存装置时,前述中央处理装置即强制结束程式。8.一种资讯处理装置之程式识别方法,此资讯处理装置具备固定储存程式资料之读出专用的程式储存装置,以及自前述程式储存装置读出程式资料,执行程式之中央处理装置,该程式识别方法包括以下步骤:(a)产生位址演算码;(b)输出控制信号;(c)于前述步骤(b)后不久,自前述中央处理装置输出第1位址;(d)于有前述控制信号时,将根据前述位址演算码对前述第1位址资料之至少一部份进行演算所得之新的第2位址资料输出,将此第2位址资料供至前述程式资料储存装置;(e)于无控制资料时,将前述第1位址资料供至前述程式资料储存装置;以及(f)于前述中央处理装置中判断按照前述第2位址资料自前述程式资料储存装置读出之程式资料与预先设定之检查资料是否成预定关系。图式简单说明:第1图系显示本发明一实施例之方块图;第2图系显示第1图实施例之位址处理部之一例子之方块图;第3图系第1图中CPU之记忆体映像(memory map)之图解图;第4图系显示第1图实施例之动作之流程图;第5图系显示第4图之流程图之检查用程式之流程图;第6图系显示位址处理部之变化例之方块图;第7图系显示位址处理部之另一变化例之方块图;以及第8图系显示本发明另一实施例之方块图; |
