发明名称 |
半导体器件的制备方法 |
摘要 |
本发明揭示了一种半导体器件的制备方法,包括:提供基底,所述基底包含第一器件区以及第二器件区,所述第一器件区至少具有一分栅式闪存单元,所述分栅式闪存单元周围的所述第一器件区的表面具有自下至上依次层叠的第一器件氧化物层、第一多晶硅层、所述介质层以及第二多晶硅层,所述第二器件区具有自下至上依次层叠的第二器件氧化物层和第二器件多晶硅层;在所述基底上制备掩膜层;根据所述掩膜层进行刻蚀,刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层,同时选择性刻蚀所述第二器件多晶硅层。本发明的半导体器件的制备方法,减少了工艺步骤,提高了生产效率,降低生产成本。 |
申请公布号 |
CN103295968B |
申请公布日期 |
2016.12.28 |
申请号 |
CN201310217366.X |
申请日期 |
2013.06.03 |
申请人 |
上海华虹宏力半导体制造有限公司 |
发明人 |
于涛;王哲献 |
分类号 |
H01L21/8247(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
郑玮 |
主权项 |
一种半导体器件的制备方法,包括:提供基底,所述基底包含第一器件区以及第二器件区,所述第一器件区至少具有一分栅式闪存单元,所述分栅式闪存单元包含对称分布的第一存储位单元和第二存储位单元,所述第一存储位单元包括第一浮栅和第一控制栅,其中,所述第一浮栅和第一控制栅之间具有介质层;所述第二存储位单元包括第二浮栅和第二控制栅,其中,所述第二浮栅和第二控制栅之间具有所述介质层,所述分栅式闪存单元周围的所述第一器件区的表面具有自下至上依次层叠的第一器件氧化物层、第一多晶硅层、所述介质层以及第二多晶硅层,所述第二器件区具有自下至上依次层叠的第二器件氧化物层和第二器件多晶硅层;在所述基底上制备掩膜层,所述掩膜层覆盖所述分栅式闪存单元,并选择性覆盖所述第二器件区;根据所述掩膜层进行刻蚀,刻蚀所述分栅式闪存单元以外的所述第一多晶硅层、所述介质层以及第二多晶硅层,同时选择性刻蚀所述第二器件多晶硅层,以形成第二器件栅极。 |
地址 |
201203 上海市张江高科技园区祖冲之路1399号 |