发明名称 增强型高电子迁移率晶体管结构
摘要 一种增强型高电子迁移率晶体管结构,包含通道层、阻障层、接面层、栅极、源极、及漏极。通道层为第一III‑V族半导体,位于基板上。阻障层为第二III‑V族半导体,设置于通道层之上。阻障层包含第一掺杂区、调整掺杂区及第二掺杂区,第一掺杂区及第二掺杂区为n型第二III‑V族半导体、调整掺杂区包含p型第二III‑V族半导体,第一掺杂区及第二掺杂区位于调整掺杂区两侧,接面层位于调整掺杂区之上,为一P型第三III‑V族半导体,且掺杂量高于调整掺杂区,又调整掺杂区邻近接面层的区域的掺杂浓度高于接近通道层的区域的掺杂浓度。
申请公布号 CN106486544A 申请公布日期 2017.03.08
申请号 CN201610235990.6 申请日期 2016.04.15
申请人 环球晶圆股份有限公司 发明人 黄彦纶;孙健仁;李依晴;徐文庆
分类号 H01L29/778(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L29/778(2006.01)I
代理机构 北京律诚同业知识产权代理有限公司 11006 代理人 王玉双;尚群
主权项 一种增强型高电子迁移率晶体管结构,其特征在于,包含:一通道层,为一第一III‑V族半导体所制成,位于一基板之上;一阻障层,为一第二III‑V族半导体所制成,设置于该通道层之上,该阻障层包含一第一掺杂区、一调整掺杂区以及一第二掺杂区,该第一掺杂区及该第二掺杂区为n型第二III‑V族半导体,该调整掺杂区包含一p型第二III‑V族半导体,该第一掺杂区及该第二掺杂区位于该调整掺杂区两侧,其中该第二III‑V族半导体不同于该第一III‑V族半导体;一接面层,位于该调整掺杂区之上,为一p型第三III‑V族半导体,该接面层的掺杂量高于该调整掺杂区;一栅极,位于该接面层之上;一源极,设置于该通道层上的一侧,并邻接该第一掺杂区;以及一漏极,位于该设置于该通道层上的一侧,并邻接该第二掺杂区;其中该调整掺杂区邻近该接面层的区域的掺杂浓度高于邻近该通道层的区域的掺杂浓度。
地址 中国台湾新竹市新竹科学工业园区工业东二路8号