| 发明名称 | 数据从异步总线输出到同步总线的方法 | ||
| 摘要 | 数据从异步总线输出到同步总线的方法，包括以下步骤：（1）将主设备异步总线的片选信号CS和写信号WE连接到与门器件的输入端；（2）将与门器件的输出端连接到从设备的时钟信号CLK端；（3）将主设备的控制信号GPIO连接到从设备同步总线的控制信号；（4）主设备进行写操作时，片选信号CS和写信号WE通过与门器件产生一个周期性的信号给到从设备的同步总线上，作为同步总线的时钟信号CLK；（5）将主设备的控制信号GPIO设置为需要的信号有效电平，主设备执行一个无效数据的写操作，将控制信号GPIO置回无效电平，产生一个和时钟信号CLK同步的控制信号。本发明外围电路简单，不需要额外的时钟信号。 | ||
| 申请公布号 | CN106294260A | 申请公布日期 | 2017.01.04 |
| 申请号 | CN201610679509.2 | 申请日期 | 2016.08.18 |
| 申请人 | 长沙丰灼通讯科技有限公司 | 发明人 | 冯威;朱伟;陈志军;伍翔;王晶龙;吴艳 |
| 分类号 | G06F13/40(2006.01)I | 主分类号 | G06F13/40(2006.01)I |
| 代理机构 | 长沙星耀专利事务所 43205 | 代理人 | 舒欣;宁星耀 |
| 主权项 | 一种数据从异步总线输出到同步总线的方法，其特征在于，包括以下步骤：（1）将主设备异步总线上的片选信号CS和写信号WE连接到外部的与门器件的输入端；（2）将与门器件的输出端连接到从设备上的时钟信号CLK端；（3）将主设备的控制信号GPIO直接连接到从设备同步总线的控制信号；（4）主设备进行写操作时，片选信号CS和写信号WE通过外部的与门器件产生一个周期性的信号给到从设备的同步总线上，作为同步总线的时钟信号CLK；（5）将主设备的控制信号GPIO设置为需要的信号有效电平，主设备执行一个无效数据的写操作，再将控制信号GPIO置回无效电平，则产生一个和时钟信号CLK同步的控制信号。 | ||
| 地址 | 410331 湖南省长沙市浏阳经开区康天路125号科技创业中心二号楼103室 | ||