发明名称 統合プロセッサ及びCDR回路
摘要 A system may include a clock and data recovery circuit that includes one or more analog components. The system may also include a digital control circuit configured to control the clock and data recovery circuit. The digital control circuit and the clock and data recovery circuit may be formed on a single substrate.
申请公布号 JP5994020(B2) 申请公布日期 2016.09.21
申请号 JP20150510492 申请日期 2013.05.03
申请人 フィニサー コーポレイション 发明人 ミャオ、ジェイソン ワイ.
分类号 H04L7/033;G06F1/12;H03L7/08 主分类号 H04L7/033
代理机构 代理人
主权项
地址