一种异步SRAM的I/O接口电路

摘要

本发明公开了一种异步SRAM的I/O接口电路，属于SRAM的数据读写技术领域。所述接口电路包括读取电路和写入电路；读取电路的输出端与写入电路的输入端连接；读取电路连接使能信号、数据信号和读取信号；写入电路连接写入信号。本发明的异步SRAM的I/O接口电路，通过使用使能信号和读取信号控制输出数据的操作，使用写入信号控制数据的写入操作，方便快速地实现了数据的读出或写入操作；通过在读取电路中引入正反馈，增强了电平信号的准确性；不存在电源VDD到地GND的通路，大大地降低了读出电路的功耗；通过使用读取信号控制晶体管的开启，加快了电路的响应速度。

主权项

一种异步SRAM的I/O接口电路，其特征在于，包括读取电路和写入电路；所述读取电路的输出端与写入电路的输入端连接；所述读取电路连接使能信号、数据信号和读取信号；所述写入电路连接写入信号；所述读取电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第一反相器、第二反相器和第六反相器；所述第一晶体管的源极接电源，第一晶体管的漏极与第二晶体管的源极连接，第一晶体管的栅极接数据信号；第二晶体管的漏极与第三晶体管的漏极连接，第二晶体管的栅极与第一反相器的输出端连接；第三晶体管的栅极与使能信号连接，第三晶体管的源极与第四晶体管的漏极连接；第四晶体管的栅极接数据信号，第四晶体管的源极接地；第五晶体管的源极接地，第五晶体管的栅极接读取信号，第五晶体管的漏极与第六晶体管的源极连接；第六晶体管的栅极与第七晶体管的栅极连接，第六晶体管的漏极与第七晶体管的漏极连接；第七晶体管的源极接电源；第八晶体管的源极接电源，第八晶体管的栅极接数据信号，第八晶体管的漏极与第九晶体管的源极连接；第九晶体管的栅极接与第一反相器的输出端连接，第九晶体管的漏极与第十晶体管的漏极连接；第十晶体管的栅极接使能信号，第十晶体管的源极与第十一晶体管的漏极连接；第十一晶体管的栅极接数据信号，第十一晶体管的源极接地；第十二晶体管的源极接地，第十二晶体管的栅极与第十三晶体管的栅极连接，第十二晶体管的漏极与第十三晶体管的漏极连接；第十三晶体管的源极与第十四晶体管的漏极连接；第十四晶体管的源极接电源，第十四晶体管的栅极与第二反相器的输出端连接；第二晶体管的漏极与第七晶体管的漏极连接；第九晶体管的漏极与第十三晶体管的漏极连接；第十五晶体管的栅极与第二晶体管的漏极连接，第十五晶体管的源极接电源，第十五晶体管的漏极与第六晶体管的栅极连接；第十六晶体管的源极接电源，第十六晶体管的栅极接读取信号，第十六晶体管的漏极与第六晶体管的栅极连接；第十七晶体管的源极接地，第十七晶体管的栅极与第九晶体管的漏极连接，第十七晶体管的漏极与第十三晶体管的栅极连接；第十八晶体管的源极接地，第十八晶体管的栅极与第二反相器的输出端连接，第十八晶体管的漏极与第十三晶体管的栅极连接；第十九晶体管的源极接电源，第十九晶体管的栅极与第六晶体管的栅极连接，第十九晶体管的漏极与第六反相器的输入端连接；第二十晶体管的源极接地，第二十晶体管的栅极与第十三晶体管的栅极连接，第二十晶体管的漏极与第六反相器的输入端连接；第二十一晶体管的栅极与第二反相器的输出端连接，第二十一晶体管的漏极与第十三晶体管的栅极连接，第二十一晶体管的源极与第六晶体管的栅极连接；第二十二晶体管的源极与第十三晶体管的栅极连接，第二十二晶体管的栅极接读取信号，第二十二晶体管的漏极与第六晶体管的栅极连接；所述使能信号与第一反相器的输入端连接，所述读取信号与第二反相器的输入端连接；所述写入电路包括第二十三晶体管、第二十四晶体管、第二十五晶体管、第二十六晶体管、第三反相器、第四反相器和第五反相器；所述第二十三晶体管的源极接电源，第二十三晶体管的漏极与第二十四晶体管的源极连接，第二十三晶体管的栅极与第六反相器的输出端连接；第二十四晶体管的栅极与第三反相器的输出端连接，第二十四晶体管的漏极与第二十五晶体管的漏极连接；第二十五晶体管的栅极接写入信号，第二十五晶体管的源极与第二十六晶体管的漏极连接；第二十六晶体管的栅极与第六反相器的输出端连接，第二十六晶体管的源极接地；所述写入信号与第三反相器的输入端连接；第二十四晶体管的源极与第五反相器的输入端连接，第五反相器的输出端与第四反相器的输入端连接，第四反相器的输出端与第五反相器的输入端连接。